集成时序电路的应用

学习要点：•计数器、寄存器的分类•集成计数器芯片的功能分析及其应用•集成寄存器芯片的功能分析及其应用常用集成时序逻辑芯片及其应用一、计数器二、寄存器常用集成时序逻辑芯片及其应用一、计数器计数器：用于实现累计输入脉冲个数功能的时序电路。计数器在运行时，所经历的状态是周期性的，即总是在有限个状态中循环，将一次循环所包括的状态总数称作计数器的“容量”或“模”。除计数功能外，计数器还可用于定时、分频、测速、程序控制等。1、计数器的分类按CP脉冲输入方式可分为:同步计数器、异步计数器按逻辑功能可分为：加法计数器、减法计数器、可逆计数器按计数的进制可分为：二进制计数器、非二进制计数器按计数集成度可分为：小规模集成计数器、中规模集成计数器说明：二进制计数器的模是2的整数次幂，即满足模N=2n（n代表计数器中触发器的个数）；而非二进制计数器的模是任意整数。2、集成同步计数器的功能分析及应用常用集成同步计数器芯片型号功能型号功能74LS1604位十进制同步计数器（异步清除）74LS1904位十进制可逆同步计数器74LS1614位二进制同步计数器（异步清除）74LS1914位二进制可逆同步计数器74LS1624位十进制同步计数器（同步清除）74LS1924位十进制可逆同步计数器（双时钟）74LS1634位二进制同步计数器（同步清除）74LS1934位二进制可逆同步计数器（双时钟）1)集成同步计数器74LS16174LS161是同步四位二进制加法计数器其逻辑符号如下所示：Cr：异步清零控制端，低电平有效。LD：同步置数控制端，低电平有效。P、T：计数控制端OC：进位输出端，高电平有效。A、B、C、D：预置数端LSB：最低位MSB：最高位QD、QC、QB、QA：计数输出端74LS161功能表输入输出功能CPCrLDPTABCDQAQBQCQD×0×××××××0000异步清零ABCDABCD同步置数×110×××××QAQBQCQD保持×11×0××××QAQBQCQD××××对CP计数增1计数10××1111主要特点1、计数输出端由高位到低位依次为QD、QC、QB、QA，每位的权值分别为8、4、2、1。2、当Cr=0时，输出QDQCQBQA不管处于何种状态将全部清零，且不需要CP脉冲的控制（即清零与CP无关），称其为异步清零，因而在用Cr端构成各种计数器时，存在过渡状态。3、当LD=0时，只有当CP上升沿到来时，才能将DCBA端的预置数送入计数器，使QDQCQBQA=DCBA。由于预置数必须在CP的作用下才能完成送数功能，故称其为同步置数，在用LD端构成各种计数器时，不会有过渡态。4、当QDQCQBQA=1111即15时，OC输出为高电平1，即送出进位信号1；除此之外OC均输出低电平。5、在Cr=LD=1（即清零和置数功能无效）的前提下，若P=T=1，则在CP上升沿的作用下，计数器实现同步四位二进制加法计数。6、在Cr=LD=1状态下，若P与T中有一个为0或都为0，则计数器处于保持状态，即输出QDQCQBQA端状态保持不变。利用74LS161构成任意进制计数器反馈归零法：是利用异步清零端Cr和与非门，将模N所对应的输出二进制代码中等于“1”的输出端，通过与非门反馈到异步清零端Cr，使输出回零。即与非门各条连线的权值之和应等于要求的计数模值N，可简单记为反馈数=计数模N74LS161反馈归零法构成的十进制计数器(a)十进制计数器逻辑电路；(b)状态图利用74LS161构成任意进制计数器[例1]试用74LS161芯片，反馈归零法实现六进制计数器。解：计数模为6，则反馈数=6=(0110)2，故应将QC、QB（权值分别为4和2，其和等于6）两个输出端信号接入与非门，与非门输出端与74LS161的Cr端相连实现反馈清零。六进制计数器逻辑电路见下图(a)，状态图见下图(b)，其中0110为过渡状态。[例1]试用74LS161芯片，反馈归零法实现六进制计数器。(a)(b)预置数法:是利用同步置数控制端LD和预置数端DCBA实现计数回零的，与反馈归零法的区别在于，计数过程中不存在过渡状态，所以与非门各条连线的权值之和应等于要求的计数模值N再减去1，可记为反馈数=计数模N-174LS161预置数法构成的十进制计数器逻辑电路及状态图[例2]试用74LS161芯片采用预置数法实现六进制计数器，要求计数初始状态为3即(0011)2。解：计数模为6，且计数初始值为3，则有反馈数-3=6-1可得到反馈数=8=(1000)2所以应将QD端经过一个反相器（非门）与LD端相连，预置数端DCBA应为0011，其逻辑电路及对应的状态图如右图所示。若计数状态不是从0000开始，可按以下公式计算为反馈数-预置数=计数模N–1进位输出置最小数法：是利用同步置数控制端LD和进位输出端OC，将OC端的输出经非门送到LD端，令预置数端DCBA输入计数状态中的最小数M所对应的二进制数，从而实现由M到15的计数，其中M=24-N（N为计数器的模）。例如，十进制计数器N=10，若计数状态中的最小数M=24-10=6=(0110)2，即预置数端DCBA=0110，则利用进位输出置最小数法构成的十进制计数器及其状态图如下所示，计数过程中也不会出现过渡状态。[例3]试用74LS161芯片，进位输出置最小数法实现六进制计数器。解：计数模为6，所以最小数M=24–6=10=(1010)2，即DCBA=1010。进位输出OC端经非门与同步置数控制端LD相连，当计数到1111时，LD有效为低电平，将重新置最小数1010。进位输出置最小数法构成的六进制计数器如图(a)所示，图(b)为其状态图。级联法：一片74LS161可构成二进制到十六进制之间的任意进制计数器；利用两片74LS161，就可以构成十七进制到二百五十六进制之间的任意进制计数器。以此类推，可根据计数需要合理地选取芯片数量。以两个芯片的级联为例：先决定哪块芯片为高位，哪块芯片为低位，将低位芯片进位输出端OC与高位芯片的计数控制端P或T直接相连，两个芯片的CP端接一起由同一个计数脉冲控制，然后根据要求选取上述三种方法（反馈归零法、预置数法和进位输出置最小数法）之一，完成对应电路。例如，用74LS161构成二十四进制计数器，因计数模N=2416，故需要两片74LS161芯片。采用反馈归零法实现的二十四进制计数器如下图所示，将24/16=1余8，把商“1”作为高位输出，余数“8”作为低位输出，对应产生的清零信号同时送到两个芯片的Cr端，从而实现二十四进制计数。812)集成同步计数器74LS19274LS192是同步十进制可预置数计数器其逻辑符号如下所示：Cr：异步清零控制端，高电平有效。LD：异步置数控制端，低电平有效。OC：进位输出端QD、QC、QB、QA：计数输出端OB：借位输出端A、B、C、D：预置数端LSB：最低位MSB：最高位CP-：减法计数脉冲输入端CP+：加法计数脉冲输入端74LS192功能表11010CP+CP-LDCrQDQCQBQA×××10000××00DCBA加法计数减法计数1110保持1主要特点1、当Cr=1时，不管其他输入端电平如何，都立即使QDQCQBQA=0000，即不需要CP就完成了清零功能，因而称为异步清零。可见，同74LS161一样，在使用74LS192反馈清零法构成计数器时，也存在过渡状态。2、在不清零的前提下，即Cr=0时，若LD端为低电平0，将立即把预置数DCBA送给QDQCQBQA，使QDQCQBQA=DCBA，此时也不需要时钟CP，故称为异步置数。尤其需要注意的是，由74LS192采用预置数法构成的计数器与采用反馈清零法构成的计数器一样存在过渡状态。3、当计数脉冲CP由CP+端送入时，74LS192将实现由0000～1001（0～9）的递增计数，且当QDQCQBQA=1001（即加法计数到最大值9）时，进位输出端OC将送出一个进位负脉冲。4、当计数脉冲CP由CP-端送入时，74LS192将实现由1001～0000的递减计数，且当QDQCQBQA=0000（即减法计数到最小值0）时，借位输出端OB将送出一个借位负脉冲。5、当无有效CP时，计数器处于保持状态，即输出QDQCQBQA端的状态保持不变。[例4]试用74LS192芯片，采用反馈归零法和预置数法分别实现六进制加法计数器（假设最小计数值为0）。反馈归零法由功能表分析知道，74LS192具有高电平有效的异步清零功能，故采用与门实现反馈清零，且由于存在过渡状态，所以有：反馈数=进位模数N=6=(0110)2其电路如下图所示。预置数法由功能表知道，74LS192具有低电平有效的异步置数功能，故采用与非门实现反馈清零，并且也存在过渡状态，所以有反馈数－预置数=进位模数N=6=(0110)2因为最小计数值为0，所以预置数等于0。其电路如下图所示。74LS193型4位同步可逆计数器QALDCD(A)QIJIKQ&≥111RD1RD2QB(B)QIJIKQ&&≥1&QC&&(C)QIJIKQ≥1&QD&&(D)QIJIKQ11&&≥1&CrBA&SDOCOBCP+CP-1、逻辑电路图2、逻辑符号74LS193CCQCBQUCPDCPrCBADCLDAQBQCQDQ74LS1931234567141312111098GND1516CCVAQBQCQDQA清除借位置数CDB进位计数向下计数向上数据输入数据输入数据输入数据输入3、管脚排列引线名称功用输入端Cr清除预置控制D,C,B,A预置初始值CPU累加计数脉冲（）CPD累减计数脉冲（）输出端QD,QC,QB,QA计数值进位输出（）借位输出（）LDCCQCBQ4、74LS193引脚功用输入输出QDQCQBQA0000dcba累加计数累减计数5、74LS193功能表1ØØØØ101ØØØØ10ØØabcd00ØØØØØØØ1CPDCPUABCDLDCrCPDAQAQBQCQDCrLDCBD13清除加法计数减法计数预置01415012101514CPUOBOC6、波形图74LS193QAQBQCQDOCCOCBCPDCPULDCrABCD用中规模集成计数器构成任意进制计数器利用中规模集成计数器构成任意进制计数器的方法归纳起来有乘数法、复位法、和置数法。①乘数法将两个计数器串接起来，即计数脉冲接到N进制计数器的时钟输入端，N进制计数器的输出接到M进制计数器的时钟输入端，则两个计数器一起构成了N×M进制计数器。②复位法用复位法构成N进制计数器所选用的中规模集成计数器的计数容量必须大于N。当输入N个计数脉冲之后，计数器应回到全0状态。置零复位法。利用Cr=1时Q3Q2Q1Q0=0000，使计数器回到全0状态。预置端送0。使计数器数据输入全0，当第N个计数脉冲到达后，让预置数端LD=0，并使计数器回到全0状态。为异步置数端端、为异步清LD0Cr用74LS193构成任意模数计数器例：用74LS193和必要的逻辑门构成模10加法计数器。解：设计数器的初始状态Q3Q2Q1Q0为0000，则其状态变化规律为：0000→0001→0010→0011→0100→1001→1000→0111→0110←0101↑1010无需CP置0复位法74LS193CCQCBQUCPDCPrCBADCLDAQBQCQDQ&1CP174LS193CCQCBQUCPDCPrCBADCLDAQBQCQDQ&1CP0000预置端送0③置数法置数法即对计数器进行预置数。在计数器计到最大数时，置入计数器状态转换图中的最小数，作为计数循环的起点；可以在计数到某个数之后，置入最大数，然后接着从0开始计数。例：用74LS193和必要的逻辑门构成模10减法计数器。解：在初态设置脉冲作用下，设置计数器的初始状态Q3Q2Q1Q0为0000，则其状态变化规律为：1111→1110→1101→1100→1011→0110→0111→1000→1001←1010↑0101无需CP置最大数法计数到第10个时钟脉冲时，状态为0101由LD输入置数脉冲，无需CP，异步变为1111状态