半导体可靠性分析.

1IC元件與製程之可靠度分析一、可靠度分析(ReliabilityAnalysis)二、影響元件之可靠度的主要因素1.熱載子效應(Hot-CarrierEffect)2.電子遷移效應(Electromigration)3.氧化矽膜之可靠度量測(Silicon-OxideFilm)4.元件縮小時之可靠度問題(DeviceScaling)5.CMOS門閂閉鎖現象(COMSLatch-up)6.封裝技術之可靠度(PackageTechnology)三、故障之機率分析函數四、可靠度測試方法五、加速測試因子與取樣數2可靠度分析(ReliabilityAnalysis)•可靠度分析：–藉著研究元件的物理機制，並利用數學統計之分析技巧，以進行元件評估改善之工作，期能完整地預測出元件之生命週期，再將其分析結果反應在製程上，求得製程參數的改進，如此更可確保元件衰退期的延緩，降低隱藏式之缺陷，而最終目的是提高產品的良率。•影響元件之可靠度的主要因素：1.熱載子效應2.電子遷移效應3.氧化矽膜之可靠度量測4.元件縮小時之可靠度問題5.CMOS門閂閉鎖現象6.封裝技術之可靠度3熱載子效應(Hot-CarrierEffects,HCE)•熱載子效應–係指元件通道電場產生的熱載子所造成元件性能退化影響之效應。–「熱載子」即為帶有能量的載子(包括電子與電洞);當載子所具有的能量大於Si-SiO2的能障時(大約3.leV對電子，4.8eV對電洞)，就有機會越過Si-SiO2的介面而成閘極電流，此種現象稱為熱載子的注入(Injection)。•熱載子注入模型：–通道熱電子模型(ChannelHotCarrier)–基板熱電子模型(SubstrateHotElectron)–二次產生熱電子模型(SecondaryGeneratedHotElectron)–汲極累增熱載子(DrainAvalancheHotCarrier)•一般造成元件退化的主要是汲極累增熱載子(DAHC)模型（如右圖說明）–一般多用基座電流(Isub)作為監控指標，電流愈大表示DHAC反應愈激烈。測試時多使用最大基座電流。•實驗結果顯示n-MOS元件退化主要是由閘極氧化膜界面陷阱產生所造成。MOS元件因高電場(～200KV/cm)下，通道電子獲得足夠能量而產生撞擊游離化效應，此時大部份的電子是流向汲極，而大部份的電洞則由基板收集，但還有部份因碰撞而轉向與電子結合。電洞在仍有足夠能量過Si-SiO2，能障情形下，注入閘極氧化膜。4電子遷移效應(Electromigration,EM)•電子遷移現象(Electmigration,EM)–一種因為電子流的撞擊使金屬原子產生移位的效應。–原子移位後在原處產生空位(Vacancy)，導致金屬連接線的斷線；也可能聚集而產生突丘(Hillock)與突鬚(Whisker)使金屬線問的短路。•電子遷移之測試方法–主要係採用定電流的加速方法，而以斷路或短路的發生為故障發生時間。–生命期模型經驗公式：MTTF＝AJ-nexpEa/kT。–電子遷移的故障機率分佈是符合Log-normal之分佈函數。•應力遷移(StressMigration)–當線寬愈綑時，不同材料係數(如熱膨脹係數，彈性係數)產生的應力(Stress)會使金屬線形成空洞(Void)或原子積聚而產生斷路或短路的故障。鋁金屬電子遷移現象之示意圖，V符號為空洞(Void)缺陷，而在二個或者更多晶粒交接處有三交點(TriplePoint)，是發生電子遷移效應之位置5氧化矽膜之可靠度量測(1)•氧化矽膜主要之功能：–電性的絕緣，擴散及離子佈值時之光罩(Mask)，保護元件表面。•當氧化矽膜的絕緣特性不良時，漏電流過高時，即稱為故障。–任何閘極氧化膜發生故障時，都可能導致元件故障而影響到整個電路的正常運作及產品良率。•測試氧化膜生命週期之方法：(1)介電質隨時間而崩潰(Time-DependentDielectricBreakdown,TDDB)–加一固定電壓，記錄氧化矽膜之電流及崩潰時間，再用數學統計方式來預估其生命週期時間。(2)崩潰電荷(BreakdownCharge,QBD)–所加的固定電流和測試時之崩潰時間的乘積，即所謂崩潰電荷。–QBD的測試結果比較不曾因測試方法的不同而有所差異。圖(a)是TDDE之量測技巧，由固定電壓量測方式，偵測出其漏電流及崩潰時間而得。圖(b)是崩潰電荷QBD之量測方式，由F-N穿透時之固定電流，偵測其崩潰時間而得。6氧化矽膜之可靠度量測(2)•氧化矽膜崩潰之機制：–正電荷(PositiveCharge)缺陷•在接近氧化矽和矽之界面處(陰極電板處)有一些正電荷之缺陷，導致能帶圖往下降，使得接在陰極處之矽基座內電子可注入或穿透氧化矽膜，而造成崩潰。–陷阱(Trap)缺陷•氧化矽膜內有介電面缺陷電荷(InterfaceTrappedCharge)、氧化矽之固定電荷(OxideFixedCharge)、氧化矽缺陷電荷(OxideTrappedCharge)與移動離子電荷(MobileIonicCharge)。缺障愈多，愈容易使電荷過度集中，導到電場分佈不均勻而造成可靠度之間題。–弱污點(Weakspot)缺陷•正電荷被較弱之污點陷阱處所抓住，造成能帶圖往下彎曲，致使電子能更有效穿越能障。•這種缺陷大部份是來自製程上之污染、雜質、金屬物與有機物之殘留、製程上所衍生之破壞。(a)是氧化矽膜崩潰之機制(b)則是正電荷缺陷產生時，能帶圖之變化情形7氧化矽膜之可靠度量測(3)•氧化矽膜之故障模式–以I-V曲線之崩潰電場大小來區分A型式----針孔(Pin-hole)模式–崩潰電場通常是小於2MV/cm，此類之氧化膜會造成產品良率的損大，可在產品預燒檢測時被偵測出來。B型式----異質性崩潰(ExtrinsicBreakdown)–崩潰電場大於2MV/cm，小於8MV/cm。–此模式類之崩潰常和外面因子有關，模式B之薄膜隱藏著隨時都會故障之危機，故又稱為隱藏式之缺陷。–B模式之薄膜是採用較大面積之量測。C型式----本質性崩潰(IntrinsicBreakdown)–崩潰電場在8MV/cm條件以上–此類之崩潰行為是材料本身特性所限制住，此型之氧化矽膜，不太容易發生可靠度之問題。–C模式之薄膜則用較小之測試面積。崩潰模式之定義:A型式為小於2MV/cm;B型式則為小於8MV/cm大於2MV/cmC型式為大於8MV/cm8氧化矽膜之可靠度量測(4)•電場強度(Eox)測試–量測氧化矽膜的絕緣特性。–一般以加上斜波電壓(rampvoltage)後量測電流之方式進行。當造成電流突增時之電場，即為崩潰電場。•斜坡電壓和電流之測試方法：–QBD量測是氧化矽膜品質之重要指標。–QBD測試除了用定電流之測試方式，也需要用斜電起和斜波電流來測試，來加強可靠度之測試結果。–由於斜波電壓是由小到大，故可以兼顧測試時間與體質比較弱之氧化膜之特性(如B形式之氧化膜元件)，使之完全反應在可靠度之失效元件分佈圖上。斜波電壓與時間之關係圖。其中斜波增加率為小於101/2倍/秒，以15%電壓突增為比較理想。9元件縮小(DeviceScaling)之可靠度問題•縮小因素(ScalingFactor)k：–如元件尺寸有20%之縮小比例時，k之定義為1.20。•熱載子現象之元件縮小效應:–由基座電流(Isub)決定–△τ~•電子遷移效應之元件縮小現象–由汲極電流決定–MTF~k-6•應力遷移現象之元件尺寸縮小效應:–△τ~k-3•氧化矽厚度變薄之可靠度問題:–τ(縮小)/τ(未縮小)=exp[-(k-1)11expkmBm10CMOS門閂閉鎖(Latch-up)現象•閉鎖現象(latch-Up)–CMOS元件中，由於寄生之p-n-p-n四層電晶體所產生類似閘流體之矽控整流器之閉鎖效應。•閉鎖現象發生之可能因子：–(1)當外來雜訊或者額外之外部電壓加在輸出瑞或輸入端，就可能造成CMOS元件之閉鎖；這是最常發生CMOS元件閉鎖之主要原因。–(2)當外部輻射線及高能量電子之撞擊離子現南發生，產生不正常的電流通過矽塊材基座內，也曾有閉鎖現象的發生–(3)或外加電源供應器之電壓瞬間變化，造成電流遷移至基座塊材料–(4)當p井內之基座塊材之接面崩潰造成大量的電流及偏壓。•防止CMOS元件閉鎖之方法：–護環式–p-onp++之磊晶片–修改製程參數CMOS電晶體中之閉鎖問題其中塊材有p-n-p(Q1)電晶體，p井內有n-p-n(Q2)電晶體，彼此連接成pnpn寄生閘流體。11封裝技術(PackagingTechnology)之可靠度•封裝技術之可靠度的影響因素：–晶片貼合(DieBonding)–焊接技術(WireBonding)–密封技術(Sealing)–膠封(Encapsulate)•右圖塑膠封裝技術中，有關影響元件失效之因素。–其中之原裝時之龜裂現象(Crack)，將導致水氣滲入IC元件中，而用高分子之聚亞醯胺(Polyimide)，因分子很大，可吸入α輻射，使其影響度降至最低。–銲接時材料，銲墊表面之污染、錫膏量，錫球之平整度、基板及承載體的水平度;以及熔焊時間等等諸多因素。封裝搬術之可靠度問題之示意圖:如封裝技術材料之龜裂問題、晶片龜裂、塑膠複合模子問題、晶片之保護層、球形接點破碎、及脫屑(Delamination)問題…等。12故障之機率分析函數•故障之機率分佈函數之功用：–運用故障之機率分佈函數及其分析技巧，經由適當的測試方法驗證、量化與反應結製程或元件控制與設計上，以進行元件評估改善之工作。•可靠度R(t)–單位時間內，在某特定工作條件下，元件仍然處於正常工作之機率。•累積故障分佈函數(CumulationDistributionFunctionofFailure,CDF)F(t)–在單位時間內產品，累積之總故障機率F(t)函數。–二者之相對關係為R(t)+F(t)=1，其中•故障機率密度函數(ProbabilityDensityFunctionofFailture，PDF)f(t)–在某一時間t時，產品發生故障的機率。•瞬間故障率(InstantaneousFailureRate)(t)–某一特定時間，產品瞬間故障率，它是PDF故障率和前一段時間之可靠度之比。–當可靠度為趨近1時，瞬間故障率=f(t)。•單位時間之故障率(FailureInTime)FIT–1FIT表示109元件-小時之倒數–1FIT=[109元件-小時]-1•當瞬間故障率λ為定值時，–R(t)＝exp(－t)–MTTF＝1/–F(t)＝1-e-t•因為當F(t)=½時，t則稱為lifetime。F(t)＝1-e-t=½t=ln2/'dttftFttFtftRtf1013故障情形之分類與統計分析•故障情形之分類：故障率之浴缸曲線(Bath-TubCurve)–早夭期(EarlyFailure)：操作時間短便故障。CMOS之閉鎖複象則處於製造商之早夭期便會偵測出來。–穩定期(UsefulLife)–元件衰退期(WearoutLife)：操作時間比較長者。電子遷移現象和熱載子效應，通常在產品使用甚久之衰退期才會發生。•故障情形之統計分析：–指數型之分佈函數•使用在使用者之穩定期–Log-normal分佈函數•用在操作時間很長之衰退老化期之分析，如電子遷移現象，熱載子效應及封裝技術。–Weibull分佈函數•WeIbull分佈大部份用來預測早天期之產品可靠度問題。14可靠度測試方法可靠度測試方法：•中高溫操作生命測試(HighTemperatureOperatingLife，HTOL)–可求出氧化矽、塊材矽基座及金屬離子之污染。•低溫操作生命測試(LowTemperatureOperatingLifeTest,LTOL)–可算出熱電子效應。•自動劈開測試(AutoclaveTest,PressureCooker)–驗正塑膠封裝技術之可靠度及金屬連線與銲墊的腐蝕問題•溫