VIII-微系统三维集成关键工艺技术

®MiaoMin,BISTU,2009，Allrightsreserved1微/纳加工技术八.三维集成关键工艺八.微系统三维集成关键工艺技术8.1微系统三维集成工艺——基于TSV的芯片叠层关键工艺；8.2微系统三维集成工艺——先进多层基板技术®MiaoMin,BISTU,2009，Allrightsreserved2微/纳加工技术八.三维集成关键工艺2D组装与集成的局限Moore定律（等比例缩小）3D组装与集成的优势革命®MiaoMin,BISTU,2009，Allrightsreserved3微/纳加工技术八.三维集成关键工艺3D微/纳加工plus组装vsCMOSIC工艺Moore定律与BeyondMoore®MiaoMin,BISTU,2009，Allrightsreserved4微/纳加工技术八.三维集成关键工艺MEMS界的观点：®MiaoMin,BISTU,2009，Allrightsreserved5微/纳加工技术八.三维集成关键工艺®MiaoMin,BISTU,2009，Allrightsreserved6微/纳加工技术八.三维集成关键工艺®MiaoMin,BISTU,2009，Allrightsreserved7微/纳加工技术八.三维集成关键工艺3D微/纳集成与先进封装先进封装是最终集大成者®MiaoMin,BISTU,2009，Allrightsreserved8微/纳加工技术八.三维集成关键工艺8.1微系统三维集成关键工艺技术——基于TSV的芯片叠层关键工艺1.TSV（穿硅孔）工艺2.芯片减薄工艺3.芯片堆叠工艺4.下填充及其他5.市场与展望®MiaoMin,BISTU,2009，Allrightsreserved9微/纳加工技术八.三维集成关键工艺TSV（Through-Si-Via）的价值提供芯片两侧、中间层两侧直接的电连接，散热通道。—高密度、布线灵活。®MiaoMin,BISTU,2009，Allrightsreserved10微/纳加工技术八.三维集成关键工艺TSV芯片叠层成套技术选择多种多样，但正在凝聚为3至5种平台®MiaoMin,BISTU,2009，Allrightsreserved11微/纳加工技术八.三维集成关键工艺Source:Aviza和YoleDevelopment深宽比AR3:1～5:1深宽比AR3:1～10:1通孔宽度20－50um通孔宽度5～20umCD控制较为宽松需要严格的CD控制，IDM或封测厂拥有IDM后期设计阶段介入BEOL或Bonding之后CMOS或BEOL之前Via-lastVia-firstTSV芯片叠层成套技术与现有技术的连接先通孔（via-first）、后通孔（via-last）还是中通孔（via－middle）技术？—ViaFirst和ViaMiddle，Fab厂前端金属互连前进行，需要掌握CMOS工艺的修改权；－Vialast，封测厂中进行，不改变Fab接口，但不能充分利用芯片面积排布Via。®MiaoMin,BISTU,2009，Allrightsreserved12微/纳加工技术八.三维集成关键工艺TSV共性支撑技术•(1)通孔（盲孔）成型：深反应离子刻蚀或者激光•(2)介质隔离层（SiO2）：PECVD或者湿法氧化（低温、高温？）•(3)阻挡/粘附（Ti）和种子层（Cu）淀积：PVD溅射（干法）、电镀/无电镀（湿法）、原子层淀积（ALD）；•(4)填充：电镀（通孔和盲孔）电镀，溅射W。•(5)化学机械抛光®MiaoMin,BISTU,2009，Allrightsreserved13微/纳加工技术八.三维集成关键工艺TSV刻孔技术激光、DRIE还是精密机加工？—考虑因素：工艺兼容性、并行化程度、精度控制能力IBMToshiba等IBM，Aviza，IMEC，Micron等IPOwner成本高，不能并行加工。有热损伤和残余应力需自停止层不能并行加工成本高需要掩膜缺点不需要掩膜可形成V型孔成本低不需要掩膜可形成V型孔可形成V型孔无热损伤和残余应力深度可以控制优点示例超声微钻孔激光烧蚀干法刻蚀打孔方式®MiaoMin,BISTU,2009，Allrightsreserved14微/纳加工技术八.三维集成关键工艺TSV孔壁介质绝缘技术（1）保形覆盖等离子淀积保形覆盖：湿氧®MiaoMin,BISTU,2009，Allrightsreserved15微/纳加工技术八.三维集成关键工艺TSV孔壁介质绝缘技术（2）Parylene介质绝缘和基于Parylene的侧壁覆盖SiO2保护技术。Parylene淀积Parylene刻蚀SiO2刻蚀SiO2atvia-top:0.93µmSiO2atvia-mid:0.49µmSiO2atvia-base:0.40µm基于聚对二甲苯的侧壁绝缘层保形覆盖（ICEPT2009）®MiaoMin,BISTU,2009，Allrightsreserved16微/纳加工技术八.三维集成关键工艺种子层质量对通孔填充的影响TSV孔壁种子层淀积技术（1）侧壁保形覆盖的重要性。阻挡层工艺®MiaoMin,BISTU,2009，Allrightsreserved17微/纳加工技术八.三维集成关键工艺TSV孔壁种子层淀积技术（2）侧壁保形覆盖技术，需特殊PVD溅射方法或者电镀/无电镀。用电流快速建立化学键，并随后进行化学镀（绝缘层+种子层）设备工艺的优化CVDCu、CVDW、溅射TiW/Cu（先溅射TiW，再溅射Cu）、CVDW+溅射TiW/Cu。CVDW+溅射TiW/Cu避免了通孔直径较小时，仅溅射TiW/Cu种子层所可能导致的通孔填充时的空洞。表3表示了通孔直径和填充深度不同时，所适合的种子层。综上，CVDW+溅射TiW/Cu作为种子层，是最佳选择。®MiaoMin,BISTU,2009，Allrightsreserved18微/纳加工技术八.三维集成关键工艺TSV填孔技术（1）TSV填充材料的选择•考虑因素考虑TSV的特征尺寸、深宽比、工艺特点、可靠性、成本等因素。掺杂的多晶硅、钨、电镀铜、无电镀铜都可作为TSV的填充物。对于较小的•选项：多晶硅、钨、铜；•多晶硅可填充深宽比高（大于10：1）的TSV，但通孔串联电阻较大，或是需要在较高的温度下退火，因此应用范围受到限制。•较大的TSV（直径10um到100um），则可以用电镀铜的工艺进行填充。电镀铜的优点在于串联电阻小、常温操作、成本低，且可批量加工。目前主流的TSV工艺都采用电镀铜的方法。•但对于更大尺寸的通孔（直径大于100um），多晶硅就更合适，这是主要是因为它与硅的热膨胀系数（CTE）很相近。铜的CTE比硅的大5-6倍，对于更大的通孔来说，减小应力成为应主要考虑的因素。®MiaoMin,BISTU,2009，Allrightsreserved19微/纳加工技术八.三维集成关键工艺TSV填孔技术（2）电镀填充工艺的选择•BottomUp：保形性好，无空洞，对电流波形和添加剂要求高。电镀铜的原理：硫酸铜（CuSO4＋H2SO4）基，阳极为铜板或铜球，阴极为待电镀的芯片，接通电流后，发生氧化还原反应：阳极：Cu-2e-——〉Cu2+阴极：Cu2++2e-——〉Cu•添加剂：—普遍使用无机添加剂氯离子（Cl-），它可帮助阳极正常溶解，且是镀层光亮、平整。—有机添加剂一般分为抑制剂和加速剂。加速剂均匀地分布在阴极芯片表面，减弱电极表面的极化作用，加快铜淀积速率；抑制剂根据芯片表面形貌，分布在凸角处，与加速剂中和，产生较强的极化作用，抑制铜的淀积。—整平剂和或增亮剂：抑制表面曲率分布引起的高点场区域的沉积，比如对凸出角落位置的快速成核的抑制，使整块芯片表面的镀层厚度较为均匀。®MiaoMin,BISTU,2009，Allrightsreserved20微/纳加工技术八.三维集成关键工艺•电流密度的控制：电流密度显著地影响着电镀铜表面的形貌，在较小的电流密度下，电镀铜表面晶粒较为细致，整体很平整，宏观上看起来反光度较高。另外，较小的电流密度对于TSV电镀铜填充是有利的，可以没有空洞填充，而且表面形貌也较好。但小的电流密度就意味着长的电镀时间，也意味着更高的成本。因此，如何能用更大的电流密度填充深宽比更高的TSV，应该是努力的方向。•含磷的铜板阳极：电镀的时候，阳极铜板溶解生成Cu2+的同时，不可避免地会发生副反应：Cu-e-——〉Cu+Cu+不稳定，会发生歧化反应：•Cu+——〉Cu2++Cu生成的Cu会以电泳的方式在阴极沉积，降低镀层质量。而采用磷铜板做阳极后，在电镀的时候，阳极表面会生成一层黑色的保护膜Cu3P，具有导电性，可以减少Cu+的产生和积累，对于提高镀层质量有很大的帮助。•阴极面积一般要比阴极大2至3倍，以保证镀层质量。•超声等能量定向和辅助电镀。TSV填孔技术（3）电镀填充工艺的选择®MiaoMin,BISTU,2009，Allrightsreserved21微/纳加工技术八.三维集成关键工艺TSV填孔技术（4）电镀填充工艺的选择®MiaoMin,BISTU,2009，Allrightsreserved22微/纳加工技术八.三维集成关键工艺芯片减薄技术（1）减薄芯片的需求：埋入或者保证叠层总高度不至于过高。薄芯片的固定技术•减薄后圆片的强度大大下降，•搬移中必须带有衬片。®MiaoMin,BISTU,2009，Allrightsreserved23微/纳加工技术八.三维集成关键工艺静电可对芯片造成伤害使用温度不能超过130oC表面平整度差融蜡后有残留蜡的化学性质稳定，不易被化学溶剂清洗粘接时间和脱模时间长，工艺不易实现自动化缺点无温度限制不使用粘接材料无需清洁低温下无需清洁，高温下残留亦较少适于自动化生产高温下可使用保护易碎晶圆适用于表面不平整之晶圆表面平整度好优点德国IZM日东电工株式会社英国Cookson电子日本Lintec株式会社住友电木株式会社美国Brewer科学主要公司示意图芯片减薄技术（2）薄芯片的固定技术比较（1）粘接具有一定的强度；（2）能经过整个TSV流程而不发生变化；（3）流程结束后，衬片可方便取下。®MiaoMin,BISTU,2009，Allrightsreserved24微/纳加工技术八.三维集成关键工艺低低高高/中运营成本无六氟化硫氮氧化物硬质颗粒环境污染高高高高晶圆强度低中等高低蚀刻效率1μm/min2μm/min10μm/min1μm/min蚀刻速率硅质研磨剂氟气氢氟酸＋硝酸＋乙酸悬浮硬质颗粒减薄介质示意图干法抛光干法蚀刻湿法蚀刻化学机械抛光工艺芯片减薄技术（3）薄芯片的抛磨技术比较：四种技术的综合是最佳选择。®MiaoMin,BISTU,2009，Allrightsreserved25微/纳加工技术八.三维集成关键工艺芯片堆叠技术（1）低温焊接原理——最好低于150℃。很高中很好容易很多很好中脉冲激光键合高低差容易多差中胶粘键合高中好难少好中焊锡键合高很高很好很难多很好高扩散键合产量成本可靠性工艺难度堆叠层数键合质量键合温度®MiaoMin,BISTU,2009，Allrightsreserved26微/纳加工技术八.三维集成关键工艺芯片堆叠技术（2）焊接方式——正面－正面，正面—背面。®MiaoMin,BISTU,2009，Allrightsreserved27微/纳加工技术八.三维集成关键工艺下填充稳固芯片组，应力释放，防止水汽、杂质聚集……—热/机械兼容性，热导率，流延性……®MiaoMin,BISTU,2009，Allrightsreserved28微/纳加工技术八.三维集成关键工艺•成本高于焊线；•唯一量产的TSV产品是CMOS图像传感器。•内存产品尚在研发中。(flash,DRAM,SRAM)；•高速逻辑的集成要推后(processors,FPGAs)；•缺乏大