第4章微机总线技术与总线标准

微处理器系统结构与嵌入式系统设计电子科技大学通信与信息工程学院第4章总线技术与总线标准4学时1林水生2013电子科技大学通信与信息工程学院微处理器系统结构与嵌入式系统设计第4章总线技术与总线标准（4课时）4.1总线技术（掌握）总线技术概述总线仲裁总线操作与时序4.2总线标准（理解）片内AMBA总线PCI系统总线异步串行通信总线2林水生2013电子科技大学通信与信息工程学院微处理器系统结构与嵌入式系统设计4.1总线技术总线是计算机系统中的信息传输通道，由系统中各个部件所共享。总线的特点在于公用性，总线由多条通信线路（线缆）组成计算机系统通常包含不同种类的总线，在不同层次上为计算机组件之间提供通信通路采用总线的原因:非总线结构的N个设备的互联线组数为N*(N-1)/2非总线结构的M发N收设备间的互联线组数为M*N采用总线的优势减少部件间连线的数量扩展性好，便于构建系统便于产品更新换代3林水生2013电子科技大学通信与信息工程学院微处理器系统结构与嵌入式系统设计总线要素线路介质种类：有线（电缆、光缆）、无线（电磁波）特性原始数据传输率带宽对噪声的敏感性：内部或外部干扰对失真的敏感性：信号和传输介质之间的互相作用引起对衰减的敏感性：信号通过传输介质时的功率损耗总线协议总线信号：有效电平、传输方向/速率/格式等电气性能机械性能总线时序：规定通信双方的联络方式总线仲裁：规定解决总线冲突的方式如接口尺寸、形状等其它：如差错控制等4林水生2013电子科技大学通信与信息工程学院微处理器系统结构与嵌入式系统设计总线协议组件5林水生2013电子科技大学通信与信息工程学院微处理器系统结构与嵌入式系统设计总线分类按所处位置(数据传送范围)片内总线芯片总线（片间总线、元件级总线）系统内总线（插板级总线）系统外总线（通信总线）非通用总线（与具体芯片有关）通用标准总线地址总线控制总线按总线功能数据总线并行总线串行总线按数据格式按时序关系(握手方式)同步异步半同步同步异步6林水生2013电子科技大学通信与信息工程学院微处理器系统结构与嵌入式系统设计④④外部总线、(系统)外总线如并口、串口③③系统总线、(系统)内总线如ISA、PCI②②片(间)总线三总线形式①①片内总线单总线形式计算机系统的四层总线结构运算器寄存器控制器CPU存储芯片I/O芯片主板扩展接口板扩展接口板计算机系统其他计算机系统其他仪器系统7林水生2013电子科技大学通信与信息工程学院微处理器系统结构与嵌入式系统设计总线的组织形式组织形式：单总线、双总线，多级总线单总线特征：存储器和I/O分时使用同一总线优点：结构简单，成本低廉，易于扩充缺点：带宽有限，传输率不高（可能造成物理长度过长）8林水生2013电子科技大学通信与信息工程学院微处理器系统结构与嵌入式系统设计双总线特征：存储总线+I/O总线优点：提高了总线带宽和数据传输速率，克服单总线共享的限制，以及存储/IO访问速度不一致而对总线的要求也不同的矛盾缺点：CPU繁忙9林水生2013电子科技大学通信与信息工程学院微处理器系统结构与嵌入式系统设计多级总线特征：高速外设和低速外设分开使用不同的总线优点：高效，进一步提高系统的传输带宽和数据传输速率缺点：复杂10林水生2013电子科技大学通信与信息工程学院微处理器系统结构与嵌入式系统设计微机的典型多级总线结构存储总线高速IO总线低速IO总线11林水生2013电子科技大学通信与信息工程学院微处理器系统结构与嵌入式系统设计12林水生2013电子科技大学通信与信息工程学院微处理器系统结构与嵌入式系统设计微机系统中的内总线（插板级总线）13林水生2013电子科技大学通信与信息工程学院微处理器系统结构与嵌入式系统设计微机系统中的外总线（通信总线）14林水生2013电子科技大学通信与信息工程学院微处理器系统结构与嵌入式系统设计总线分类按所处位置(数据传送范围)片内总线芯片总线（片间总线、元件级总线）系统内总线（插板级总线）系统外总线（通信总线）非通用总线（与具体芯片有关）通用标准总线地址总线控制总线按总线功能数据总线并行总线串行总线按数据格式按时序关系(握手方式)同步异步半同步同步异步15林水生2013电子科技大学通信与信息工程学院微处理器系统结构与嵌入式系统设计三总线MPURAMROMI/O接口外设ABDBCB哈佛体系结构DSP程序数据I/O接口外设程序地址数据读地址数据写地址程序读总线数据读总线程序/数据写数据程序冯•诺依曼体系结构16林水生2013电子科技大学通信与信息工程学院微处理器系统结构与嵌入式系统设计典型的控制信号总线的控制信号存储器写信号存储器读信号I/O写信号I/O读信号总线请求信号总线授予信号中断请求信号中断应答信号时钟信号复位信号17林水生2013电子科技大学通信与信息工程学院微处理器系统结构与嵌入式系统设计总线隔离与驱动不操作时把功能部件与总线隔离同一时刻只能有一个部件发送数据到总线上提供驱动能力数据发送方必须提供足够的电流以驱动多个部件提供锁存能力具有信息缓存和信息分离能力18林水生2013电子科技大学通信与信息工程学院微处理器系统结构与嵌入式系统设计总线电路中常用器件三态总线驱动器驱动、隔离单向、双向A0B08286OETA1A2A3A5A4A6A7B1B2B3B5B4B6B719林水生2013电子科技大学通信与信息工程学院微处理器系统结构与嵌入式系统设计锁存器信息缓存（有时也具有驱动能力）信息分离（地址与数据分离）STBDI0DI1直通保持高阻DO0DO1DO0DO1DO2DO3DO4DO5DO6DO7STBVCC82821234567891020191817161514131211DI1DI2DI3DI4DI5DI6DI7OEGNDDI0OE20林水生2013电子科技大学通信与信息工程学院微处理器系统结构与嵌入式系统设计微机系统的三总线结构CLKREADYRESETMXMN/MIO/RDWRRDT/DENALE70ADAD～198AA～8282锁存器(1、2或3)STBOE8286收发器(1)8284时钟RESRDY等待状态发生器CCVINTAGNDADDR/DATAOETDATA地址总线数据总线CPUCCVGND21林水生2013电子科技大学通信与信息工程学院微处理器系统结构与嵌入式系统设计最小模式总线连接22林水生2013电子科技大学通信与信息工程学院微处理器系统结构与嵌入式系统设计M/IO高M低IOCLKT1T2T3T4A15~0ALEA19~A16/S6~S3S6~S3A19~A16AD15~AD0A15~0D15~0CPU读存储器/IO的时序图RDDT/RDEN23林水生2013电子科技大学通信与信息工程学院微处理器系统结构与嵌入式系统设计M/IO高M低IOCLKT1T2T3T4A15~0ALEA19~A16/S6~S3S6~S3A19~A16AD15~AD0A15~0D15~0CPU读存储器/IO的时序图RDDT/RDEN24林水生2013电子科技大学通信与信息工程学院微处理器系统结构与嵌入式系统设计微机系统三总线地＋5V读写控制读写控制读写控制CSH奇地址存储体8284时钟发生器RESETREADYCBD7~D0D15~D8DBCSL偶地址存储体CSI/O接口ABA0A1~A19BHESTBOE8282锁存器CPUMN/MXINTARDCLKWRREADYM/IORESETALEBHEA19-A16AD15-AD0DENDT/RTOE8286收发器AD15~AD025林水生2013电子科技大学通信与信息工程学院微处理器系统结构与嵌入式系统设计单CPU系统8086读操作总线周期时序26林水生2013电子科技大学通信与信息工程学院微处理器系统结构与嵌入式系统设计单CPU系统8086写操作总线周期时序27林水生2013电子科技大学通信与信息工程学院微处理器系统结构与嵌入式系统设计28比较读/写区别?林水生2013电子科技大学通信与信息工程学院微处理器系统结构与嵌入式系统设计总线的性能指标总线时钟频率：总线上的时钟信号频率总线宽度：数据线、地址线宽度总线速率：总线每秒所能传输数据的最大次数。总线速率=总线时钟频率/总线周期数总线周期数：总线传送一次数据所需的时钟周期数有些几个周期才能传输1个数据总线带宽：总线每秒传输的字节数同步方式总线负载能力29林水生2013电子科技大学通信与信息工程学院微处理器系统结构与嵌入式系统设计总线宽度总线宽度：笼统地说，就是总线所设置的通信线路（线缆）的数目。具体地说，就是总线内设置用于传送数据信号的数目为数据总线宽度，用于传输地址信号的数目为地址总线宽度，如8位、16位、32位、64位等数据总线宽度在很大程度上决定了计算机总线的性能地址总线宽度则决定了系统的寻址能力30林水生2013电子科技大学通信与信息工程学院微处理器系统结构与嵌入式系统设计总线带宽总线带宽(busbandwidth)表示单位时间内总线能传送的最大数据量（bps/Bps）用“总线速率×总线位宽/8=时钟频率×总线位宽/(8×总线周期数)”表示总线位宽：数据信号线的数目，同一时刻传输的数据位数总线复用；成本、串扰；时钟频率总线偏离（skew）、兼容性31林水生2013电子科技大学通信与信息工程学院微处理器系统结构与嵌入式系统设计例CPU的前端总线(FSB)频率为400MHz或800MHz，总线周期数为1/4(即1个时钟周期传送4次数据)，位宽为64bit则FSB的带宽为400×64/(8×1/4)=1.28GB/s或800×64/(8×1/4)=2.56GB/sPCI总线的频率为33.3MHz，位宽为32位或64位，总线周期数为1则PCI总线的带宽为：33.3×32/8=133MB/s或33.3×64/8=266MB/s32林水生2013电子科技大学通信与信息工程学院微处理器系统结构与嵌入式系统设计4.1.2总线仲裁总线仲裁(arbitration)也称为总线判决，根据连接到总线上的各功能模块所承担任务的轻重缓急，预先或动态地赋予它们不同的使用总线的优先级，当有多个模块同时请求使用总线时，总线仲裁电路选出当前优先级最高的那个，并赋予总线控制权其目的是合理地控制和管理系统中多个主设备的总线请求，以避免总线冲突分布式(对等式)仲裁控制逻辑分散在连接于总线上的各个部件或设备中协议复杂且昂贵，效率高集中式(主从式)仲裁采用专门的控制器或仲裁器总线控制器或仲裁器可以是独立的模块或集成在CPU中协议简单而有效，但总体系统性能较低33林水生2013电子科技大学通信与信息工程学院微处理器系统结构与嵌入式系统设计特点：各主控模块共用请求信号线和忙信号线，其优先级别由其在链式允许信号线上的位置决定；优点：具有较好的灵活性和可扩充性；缺点：主控模块数目较多时，总线请求响应的速度较慢；菊花链（串行）总线仲裁主控模块1主控模块2主控模块N允许BG请求BR忙BB总线仲裁器……34林水生2013电子科技大学通信与信息工程学院微处理器系统结构与嵌入式系统设计三线菊花链仲裁原理任一主控器Ci发出总线请求时，使BR＝1任一主控器Ci占用总线，使BB＝1，禁止BG输出主控器Ci没发请求(BRi=0)，却收到BG(BGINi＝l)，则将BG向后传递(BGOUTi＝l)当BR＝1，BB＝0时，仲裁器发出BG信号。此时，BG＝1，如果仲裁器本身也是一个主控器，如微处理器，则在发出BG之前BB＝0时，它可以占用一个或几个总线周期若Ci同时满足：本地请求(BRi=1)；BB=0；检测到BGINi端出现了上升沿。接管总线。Ci接管总线后，BG信号不再后传，即BGOUTi＝035主控模块1主控模块2主控模块N允许BG请求BR忙BB总线仲裁器……林水生2013电子科技大学通信与信息工程学院微处理器系统结构与嵌入式系统设计各主控