集成电路工艺原理 未来趋势与挑战

集成电路工艺原理第十二章未来趋势与挑战INFO130024.011集成电路工艺原理仇志军[e-mail]邯郸校区物理楼435室集成电路工艺原理第十二章未来趋势与挑战INFO130024.012大纲第一章前言第二章晶体生长第三章实验室净化及硅片清洗第四章光刻第五章热氧化第六章热扩散第七章离子注入第八章薄膜淀积第九章刻蚀第十章接触与互连第十一章工艺集成第十二章未来趋势与挑战集成电路工艺原理第十二章未来趋势与挑战INFO130024.013新型器件结构目前研发焦点“无光源”纳米结构制备技术集成电路工艺原理第十二章未来趋势与挑战INFO130024.01419001950196019702000VacuumTubeTransistorICLSIULSI10cmcmmm10mm100nm一百年中，电子开关器件的关键（最小）尺寸缩小106倍!10-1m10-2m10-3m10-5m10-7m器件几何尺寸的持续减小成就了微电子技术的无处不在，产生了无数的应用，造就了信息社会。DownScaling：Enabler集成电路工艺原理第十二章未来趋势与挑战INFO130024.015器件几何尺寸的减小直接导致：1、减小寄生电容，由此减小MOSFET的开关时间减小功耗2、增加单位面积晶体管的数量增强电路功能促成并行运算增大运算速度器件几何尺寸的减小最为关键、有效Prof.Iwai,TokyoInstTech.为什么要减小器件的几何尺寸?集成电路工艺原理第十二章未来趋势与挑战INFO130024.016集成电路特性的改善和成本的降低主要是通过晶体管几何尺寸持续不断地减小得以实现的。集成电路工艺的发展和进步Performance↑/Cost↓MarketGrowth20002005201020152020110100GATELENGTH(nm)YEARLOWPOWERHIGHPERFORMANCEITRS，InternationalTechnologyRoadmapforSemiconductorsTransistorScalingPITCHInvestmentYEAR:20042007201020122014HALF-PITCH:65nm45nm32nm22nm15nm集成电路工艺原理第十二章未来趋势与挑战INFO130024.017WakabayashiNECLengthof18SiatomsIt’sreal(nano-device)!!集成电路工艺原理第十二章未来趋势与挑战INFO130024.018体硅MOSFET技术CurrentflowingbetweentheSourceandDrainiscontrolledbythevoltageontheGateelectrodeSubstrateGateSourceDrainMetal-Oxide-SemiconductorField-EffectTransistor:栅长,Lg绝缘氧栅厚度,Tox结深,XjM.Bohr,IntelDeveloperForum,September2004GSDcourtesyofProf.KurodaKeioUniversity)期望得到的MOSFET特性:开启时驱动电流要大（HighONcurrent）关闭时漏电流要小（LowOFFcurrent）|GATEVOLTAGE|CURRENTVT集成电路工艺原理第十二章未来趋势与挑战INFO130024.019MOSFET：一个低功耗、效率高的逻辑开关Pwelln+sourcen+drainGateoxiden+polygateGatespacerVGLog(ID)IdealswitchVtIonIoffMOSFETswitchIoffLWS/CWD/CSourceDrainVG=VDChannelBCPVD------------N+N+N+----LWS/CWD/CSourceDrainVG=0ChannelBCPd------------N+N+N+AfterF.BOEUF,MIGAS2006集成电路工艺原理第十二章未来趋势与挑战INFO130024.0110为什么需要新的晶体管结构?当沟道长度Lg减小时，漏电流必须得到有效的控制漏电流同时也发生在远离沟道的表面区Let’sgetridofit!DrainSourceGateThin-BodyMOSFETBuriedOxideSourceDrainGateSubstrate“Silicon-on-Insulator”(SOI)WaferLg集成电路工艺原理第十二章未来趋势与挑战INFO130024.0111薄体MOSFET使用薄体可以有效地控制漏电流，要求：TSiLg双栅结构更有利于沟道的缩短，可至Lg10nmUltra-ThinBody(UTB)BuriedOxideSubstrateSourceDrainGateTSiLgDouble-Gate(DG)GateSourceDrainGateTSi集成电路工艺原理第十二章未来趋势与挑战INFO130024.0112双栅“FinFET”PlanarDG-FETGateSourceDrainGateTSiFinWidth=TSiLgGATESOURCEDRAIN20nm10nmY.-K.Choietal.,IEEEInt’lElectronDevicesMeeting200115nmLgFinFET:FinHeightHFIN=W/2D.Hisamotoetal.,IEEEInt’lElectronDevicesMeeting,1998N.Lindertetal.,IEEEElectronDeviceLetters,p.487,2001FinFETSourceDrainGateLg集成电路工艺原理第十二章未来趋势与挑战INFO130024.0113Φ14nmΦ10nmABMetalGateNanowireChannelMetallicSourceMetallicDrainHigh-KgatedielectricSpacerSpacerABLG10nmd14nmd10nm一种可能的未来MOSFET的结构集成电路工艺原理第十二章未来趋势与挑战INFO130024.0114目前研发焦点:如何增大驱动电流？CourtesyProf.Saraswat(StanfordUniversity)LowS/Dresistance集成电路工艺原理第十二章未来趋势与挑战INFO130024.0115前端工艺中的一些关键技术原子层级淀积Atomiclayerdeposition(ALD)实现栅氧层淀积的原子层级控制脉冲激光退火Pulsedlaserannealing实现超快、低“热预算”（即小Dt）高温退火等离子浸没式注入Plasmaimmersionimplantation实现超浅离子注入高电导沟导工程Highmobilitychannel实现局域压缩或拉伸应力等等Prof.Iwai,TokyoInstTech.集成电路工艺原理第十二章未来趋势与挑战INFO130024.0116后端工艺中的一些关键技术Prof.Iwai,TokyoInstTech.原子层级淀积Atomiclayerdeposition(ALD)实现铜籽晶层和扩散阻挡层淀积的原子层级控制多孔金属间介质薄膜的材料和工艺有效地减小互连体系中的寄生电容大马士革工艺Damasceneprocessing实现取代传统铝布线的先进铜互连技术三维多层金属布线Multilevel-multilayermetallization，3D有效使用珍贵的硅表面，实现超大规模集成技术等等集成电路工艺原理第十二章未来趋势与挑战INFO130024.0117GraphenesheetSingle-walledcarbonnanotube(SWNT)Variouskindsofsemiconductingnanowires:Si,Ge,InSb,GaAs,SiC,GaN,ZnO,etc.集成电路工艺原理第十二章未来趋势与挑战INFO130024.0118关键尺寸100nmResistCourtesyPer-ErikHellström（Hellberg）“无光源”纳米结构制备技术集成电路工艺原理第十二章未来趋势与挑战INFO130024.0119Ref：KLATencorWavelength(I)LinewidthDeepSub-wavelengthLithoSub-wavelengthLithoOPCat180nmAggressiveOPCat130nmProcesswindowshrinkingonaverage30%foreachnodeImmersionLithography350nm365nm180nm248nm193nm130nm90nm65nm45nmPROCESSCONTROL:THEINVESTMENTTHATYIELDSNovelProcessing（工艺革新）：EnablerProf.Iwai,TokyoInstTech.集成电路工艺原理第十二章未来趋势与挑战INFO130024.0120为什么“光刻”技术如此成功?价格方面：193nm光刻设备~20M$一套光刻版~1M$高分辨率并能实现大批量生产！~100wafers/hour集成电路工艺原理第十二章未来趋势与挑战INFO130024.0121光刻基本要求理想的光刻分辨率ResolutionGood图形PatternshapeAny大、小图形混合Large&smallpatternsYes对准精度AlignmentGood产量ThroughputHigh初始价位InitialcostLow运行费RunningcostLow集成电路工艺原理第十二章未来趋势与挑战INFO130024.0122适用于小批量制备/制造的纳米级“光刻”电子束曝光，EBL：Electron-BeamLitho纳米压印，NIL：Nano-ImprintLitho“侧墙转移”，STL：Sidewall-TransferLitho集成电路工艺原理第十二章未来趋势与挑战INFO130024.0123EBL的特征和优点+直写、灵活+任意形状+0.1nm+束斑直径/宽~5nm集成电路工艺原理第十二章未来趋势与挑战INFO130024.0124EBL的分辨率•高能：100keV•高对比度的光刻胶•薄光刻胶–用叠层光刻胶–用“硬胶”HardmaskWaferThickresistThinresistWaferHardMask集成电路工艺原理第十二章未来趋势与挑战INFO130024.0125EBL分辨率的提高使用不同光刻胶的对比相等亮/暗线宽的分辨率集成电路工艺原理第十二章未来趋势与挑战INFO130024.0126NIL工艺流程和特征•压印及UV光辐照Stepandflash•分辨率~10nm•任意图形•石英母版复制实用版方法•套刻精度~1µm，有声称到100nm的C.R.K.MarrianandD.M.Tennant,JVST,200350nmpillarsafter500imprintswiththesamemaster集成电路工艺原理第十二章未来趋势与挑战INFO130024.0127NIL在大尺寸硅片上应用实例集成电路工艺原理第十二章未来趋势与挑战INFO130024.0128NIL在多栅纳米晶体管FinFET中应用实例集成电路工艺原理第十二章未来趋势与挑战INFO130024.0129NIL制作的互连双大马士革结构。减少制作步骤。集成电路工艺原理第十二章未来趋势与挑战INFO130024.0130TopviewCrosssectionWaferSiO2poly-SiSi0.2Ge0.8Resist“侧墙转移”STL的工艺流程，1目标：制备纳米级多晶硅栅（红色条块）集成电路工艺原理第十二章未来趋势与挑战INFO130024.0131TopviewCrosssectionWaferSiO