集成电路工艺技术讲座

集成电路工艺技术讲座第十讲CMOS集成电路工艺技术内容（一）CMOS工艺概述（二）2umP阱硅栅CMOSIC工艺流程（三）先进CMOSIC工艺（四）BiCMOS（五）功率MOSFET（六）BCD（一）CMOS工艺概述•MOSFET的开启电压•CMOS倒相器•CMOS结构中的阱•LOCOS技术MOSFET基本方程VDPn+n+Qn(y)=-[Vg-V(y)-2]Co+2qNa[2+V(y)]dV=IDdR=IDdy/ZQn(y)ID=Z/LCo{(VG-2-VD/2)VD-2/32qNa/Co[(VD+2B)2/3-(2B)2/3]}QnVG线性区和饱和区•VD很小时VD(VG-Vt）•ID＝（Z/L）Co{(VG-Vt）VD•其中•Vt=2qNa（2B）/Co＋2B•VD增加到夹断点时•IDsat＝（Z/2L）Co{(VG-Vt）2MOSFET种类•N沟道增强型1•N沟道耗尽型2•P沟道增强型3•P沟道耗尽型4IdVg0+－1234阈值电压控制•Vt＝VFB＋2B＋2qNa（2B＋VBS）/Co•衬底或沟道区掺杂•栅极材料•氧化层电荷（钠离子沾污）•氧化层厚度•衬底偏压阈值电压控制Dox=50A场区寄生MOSFET的开启电压FOXn+PolySinwellCMOS倒相器基本结构CMOS结构中的阱•阱的掺杂浓度比衬底高几个数量级，所以衬底浓度不确定性不影响阱浓度。•三类阱：P阱，N阱，双阱•阱浓度决定源漏穿通•阱深度XjwXjs+W1+W2XjsW1W2XjwCMOS结构中的阱LOCOS技术SiNSisubPRPPSiO2SiO2LOCOS技术•基底氧化1050℃500±50A•LPCVD氮化硅1400±100A•有源区光刻•氮化硅干法刻蚀•去除基底氧化层•P阱场区注入BF2+40Kev4E13cm-2•场氧化950℃，9小时wetO2+10分O210500±500A•.漂SiON•.去除氮化硅•.漂基底氧化层LOCOS鸟嘴CMOS工艺要求更高清洁度•高集成度要求微小漏电流特别要控制重金属杂质含量•开启电压要求严格控制特别要控制碱金属离子沾污（二）2umP阱硅栅CMOSIC工艺流程2umP阱CMOSSPEC•Vtn0,750.15V•Vtp-0,750.15V•BVds12V•R(p-well)2.5k/sq•Ids1nA•Vtfn17v•Vtfp24VCMOSIC工艺流程(1)•形成P阱1180C8.5hrXjw=7umPwellNsub(100)2-4ohm-cmB+70keV1.2E13/cm2CMOSIC工艺流程(2)•LOCOSPwellNsubB+40keV4E13/cm2CMOSIC工艺流程(3)•栅氧化450APwellNsubCMOSIC工艺流程(4)•PolySi淀积LPCVD4500A掺磷10/sqPwellNsubPolySiCMOSIC工艺流程(5)•光刻PolySi控制CDPwellNsubCMOSIC工艺流程(6)•P-ch光刻，注入PwellNsubPRB+B+40keV2E15CMOSIC工艺流程(7)•N-ch光刻，注入PwellNsubPRAs+As+80keV5E15S/DAnnealing900C30minCMOSIC工艺流程(8)•CVD2000ASiO2+7000ABPSGPwellNsubCMOSIC工艺流程(9)•接触孔PwellNsubCMOSIC工艺流程(10)•金属连线AlSi1umPwellNsub（三）先进CMOSIC工艺先进CMOSIC工艺•沟槽隔离技术•热电子效应和漏极工程•沟道区掺杂•栅极技术•源漏浅结技术和硅化物•抑制Latchup效应沟槽隔离技术(1)SiO2SiNSiO2Si1.2um5um沟槽隔离技术(2)PolySi热电子效应和漏极工程(1)VdsVgsN+N+e*e+e+he*+e+he**EmaxIsub热电子效应和漏极工程(2)•最大电场•Emax＝(Vds-Vsat)/I•L=0.5um，tox＝125Axj＝0.2umVt=0.7V•Vds=5VEmax＝3.6x105V/cm•Vds=3VEmax＝2.3x105V/cm热电子效应和漏极工程(3)(DDD)Gaten+n+n-n-p-sub热电子效应和漏极工程(4)(LDD)VdsVgsn+n-ELDD工艺流程(1)LDD工艺流程(2)LDD工艺流程(3)MOSFET模拟－杂质分布短沟道效应和沟道区掺杂PolySi硅化物PocketHalon-n+Vtadjust栅极技术源漏浅结技术和硅化物(1)源漏浅结技术和硅化物(2)源漏浅结技术和硅化物(3)Latchup效应避免Latchup效应的对策•verhor1=DBNELE/DENBW•增加基区宽度（即NMOS与PMOS间距，阱的深度）•增加基区掺杂（即增加衬底和阱的浓度）•逆向阱•低阻衬底高阻外延•深槽隔离高能注入形成逆向阱杂浓度质cm-310171016101510141.02.0硅表面以下深度(um)P+600kev3E13cm-2（四）BiCMOS工艺技术BiCMOS逻辑门BiCMOS工艺技术•CMOS优势低功耗，噪声容限，封装密度•双极型优势开关速度，电流驱动能力，模拟电路•BiCMOS综合两者优点BiCMOS工艺技术•以双极工艺为基础的BiCMOS工艺•以CMOS工艺为基础的BiCMOS工艺利用N阱作集电极的简单BiCMOS•NMOS源漏注入PMOS源漏注入p+n+n+N阱n+n+p+增加一次基区注入用CMOS双阱工艺的BiCMOS•P型衬底，P和N+埋层，•本征背景掺杂外延•优化的P阱和N阱•多晶硅发射极双极晶体管•增加额外的光刻版：N+埋层，深N+集电极，P型基区，多晶硅发射极BiCMOS工艺技术BiCMOS（五）功率MOSFET功率MOSFET•高的反向击穿电压100-1000V•大的工作电流1-100A•输入阻抗高（因此不需复杂的驱动电路）•开关速度快（无少数载流子储存和复合问题）•功率MOSFET的主要结构－双扩散MOS(DMOS)•两种DMOS结构－VDMOS和LDMOS功率MOSFET的应用•SwitchModePowerSupples(开关电源)•ACAdapter(充电器)•Switch(电子开关)•MotorDriver(马达驱动)•DC-ACConverter(逆变器)•Lighting（灯具）•PowerFactorControlerVDMOS原理图PolySipn+pn+Metaln+subn-epiSourceDrain600V/2AVDMOS芯片600V/4AVDMOS单元和终端击穿电压和导通电阻RonxAviaBVds0481216200200400600800BVds(V)RonxA(ohm-mm2)外延层的选择EpithicknessViaBVDSS010203040506002004006008001000BVDSS(V)Epithickness(um)ResistivityViaBVDSS05101520253005001000BVDSS(V)Resistivity(ohm-cm)LDMOSPolySin+n+PsubNwellSiO2CVDSiO2P-DrainSourceLDMOS电位分布（六）BCD(BipolarCMOSDMOS)MOS功率集成电路•将低压控制电路和功率器件集成在同一芯片PWM控制电路DMOSBipolar/CMOS/BiCMOSBCDN-epiM1P-SubNPNLPNPPBaseLVPMOSLVNMOSN-wellP-wellBNDNBPBNBNN+P+PassivationIMDFOXILDM2PolyGOXN-epiM1P-SubVDMOSLDMOSPBodyCapacitorHVPMOSN-wellDNBPBNBNN+PassivationIMDP-wellP+BNPolyGOXFOXILDM2P-wellBPIMDP-fieldP-fieldBPBPBCDTechnology