您好,欢迎访问三七文档
当前位置:首页 > 商业/管理/HR > 管理学资料 > 实用EDA技术培训配置的硬件实验开发设备
实用EDA技术培训配置的硬件实验开发设备一、KX_7C5E+型EDA/SOPC实验开发系统(免费配送)(1)KX-7C5E+系统(图1,简称5E+系统)的主要硬件配置●CycloneIII型FPGA,EP3C5E144C8。含:约25万门、5136个逻辑宏单元LCs(即5136个可编程D触发器和5136个组合电路模块或5136个查找表LUT);43万可编程嵌入式RAMbit;2个锁相环(超宽超高锁相环输出频率:1300MHz至2kHz)。●CycloneIII型FPGA的配置Flash存储器:EPCS4。●CPLD:MAXEPM3032A-44PinTQFP。●显示模块:1602字符液晶屏、3数码管、8发光管。●接口组合1:VGA显示器接口、PS/2键盘接口、PS/2鼠标接口、RS232串行接口。●接口组合2:USB电源接口、JTAG编程接口、DS18B20数字温度计接口。●接口组合3:字符型液晶接口。可接1602(2行16字符)、2004(4行20字符)、1604(4行16字符)、含中文字库64X128等液晶显示屏。●接口组合4:点阵液晶接口。可接64X128点阵型液晶显示屏;●接口组合5:彩色液晶接口。可接800X480数字TFT彩色液晶屏;●接口组合6:I/O接口。6个10针I/O接口座,1个14针I/O接口座、TTL输出口;●接口组合7:专用输入口:2个全局时钟输入口,其中一个是第2锁相环时钟口;●混合电压源:1.2V、2.5V、3.3V、5V混合电压源;●专用输入口:2个全局时钟输入口,其中一个是第2锁相环时钟口;●其它:8键、2四位拨码开关、蜂鸣器;USB电源线、RS23通信线、4X4键盘。图1KX-7C5E+主系统(2)KX-7C5E+主系统软核配置●8051单片机IP核:配置的51核属全兼容工业级8051CPU核,主频最高可达250MHz,是传统51单片机的20倍,而FPGA资源仅1800个LCs,因此可在KX-7C5E+上实现SOC片上系统设计。●NiosII核:NiosII核是32位嵌入式处理器软核。基于此核以及QuartusII9.0和SOPCBuilder9.0,可于KX-7C5E+系统上实现SOPC系统的开发和学习。●8088CPU核:可于KX-7C5E+上实现传统微机的8088CPU与8255核系统设计。●DSP核:NCO(DDS)数控振荡器核、FIR数字滤波器、FFT等核。●DDS函数信号发生器核:利用此核及8051核可以在KX-7C5E+系统上演示全数字DDS函数信号发生器的所有功能。更详细配置与功能可浏览网址:。(3)JTAG口及FPGA编程图1左上角的10芯座是JTAG口(尽管加有抗高压静电措施,但尽量不要用手触碰端口)。可以利用ByterBlasterMV或USB-Blaster编程器对FPGA进行检测或配置,以及对EPCS4Flash进行编程。为了提高电路的抗干扰能力和更好地保护器件(可能的高压静电),没有安排AS口,所以对EPCS4编程必须使用间接编程方法。(4)第1锁相环主时钟输入口图1板上的FPGA左下角已标注:20MHzÆP22,即有一固定20MHz时钟进入第22脚,此脚与FPGA内的第1个锁相环的输入时钟口相连,是最重要的时钟源!(5)第2锁相环时钟输入口右侧有一单针输入口,上面标注:PLL2_CLKPin91。这是FPGA第2个锁相环时钟输入口(通常作普通输入口或全局时钟输入口)。如果要使用第2个锁相环,必须将时钟从此口引入。可用一短线将左上侧一单针输出信号(旁边标有20MHz)引入。使用PLL2_CLKPin91口须注意,要将红色拨码开关对应P91的拨码拨向H(向左拨)。(6)VGA显示口应用VGA显示控制方面的实验在EDA实验方面比较普遍,主要由于其在对显示器的行、场高速扫描硬件系统的设计以及在自主创新与趣味性方面的独特性,使得EDA技术有很好的施展空间,如彩条信号、静止或运动图象与文字的显示、游戏图象与控制的设计以及运算游戏的设计等。图F1右上角是VGA口,上方标注了FPGA与其连接的引脚编号:R、G、B分别对应Pin101、100、99脚;HS、VS分别对应Pin98、87。注意这些脚与FJ3口部分引脚有复用现象。且101脚是双功能脚,设置参考6.6.1节。(7)RS232串行通信口应用在传统电路中,这些接口通常只能使用现成器件中的功能接口,但在实用的EDA技术中,这些接口完全可以用FPGA中的硬件资源来实现,这些通信模块是很好的状态机设计的实验项目。当然,如果利用FPGA中载入的8051核,也能利用此口通信。右侧是此RS232口。此口左上已标注引脚锁定信息:TXD接P85,RXD接P86。(8)PS/2接口应用左侧有两个PS/2口,对于PS/2鼠标和键盘可以随意接插。利用此口可以实现许多有创意的设计和实验。他们的引脚锁定接口已标注于板上,上方的PS/2口的PS2CLK和PS2DATA分别对应:Pin39,42;下方的PS/2口分别对应:Pin34,38。(9)字符液晶口应用如图所示,字符型液晶插口在最下方,图中显示已插有1602液晶屏。根据需要,此口也能直接插入其它规格的字符液晶,如4行20字的液晶屏等。此插口的液晶与FPGA的连接情况已标注于此单排插口上方,如RS接Pin70、E接Pin72、D7接Pin83等。注意此液晶口的8位数据信号与上方的10芯I/O口FJ5的8个I/O口复用。字符液晶的驱动通常需使用此板FPGA中载入的8051核或NiosII核,当然也能硬件直接控制。(10)点阵液晶口应用如图所示,点阵型液晶插口在最上方。此口可插64X128规格的点阵液晶。此插口的液晶与FPGA的连接情况已标注于系统板的背面,如CS1接Pin143、DI接Pin126、D7接Pin141等。注意此液晶口的部分口线与下方的14芯I/O口FJ1的I/O口复用。板的右上角的电位器可用于此液晶的显示对比度调谐。点阵液晶的驱动可以用此板FPGA中载入的8051核或NiosII核,也可直接使用纯逻辑控制显示,这较有挑战性。(11)彩色液晶接口应用如图所示,在板的上方的FJ1(14针I/O口)和FJ2(10针I/O口)可以接入800X480数字TFT彩色液晶屏,直接驱动显示。(12)8键和4X4键盘应用8个按键在板的下方。它们与FPGA的连接已标注于每一键的上方。当不按键时,向FPGA对应口输出高电平,而按下键时输出低电平。如果欲使用键信号作脉冲信号,应该注意键的抖动,必要时要在FPGA中加入去抖动电路(参考实验7-7)。还要注意,8个键与上方的FJ6口的所有I/O口有复用,还与上方的4位拨码开关有复用。因此当使用此拨码开光时,右边4个键不能用,而当全部使用8个键时,此拨码开关都要拨向H(左侧),另外16键键盘4X4键盘可与FJ5、FJ6口接。(13)数字温度器件插口如图所示,板的右下侧有一3针插口。当要实现温度测控实验时,可将DS18B20插入此口,其中的DQ信号端与Pin84锁定。此项测控系统设计可以FPGA中载入的8051核或NiosII核,也可直接使用纯逻辑来实现对DS18B20的控制。(14)蜂鸣器使用蜂鸣器电路在左上角。同时此口(Pin11)通过74HC04的一个反相器输出。所以在设计诸如DDS函数信号发生器的TTL信号输出时,可以通过此口输出。另外,Pin11口与发光管D8复用,也与FJ9口的一I/O口复用。(15)8发光管使用如图1所示,左上角是8个发光管。每个发光管与FPGA的连接情况已标注于对应的发光管上,如D1:Pin144。注意8发光管与FJ9口的所有I/O端都复用。(16)两拨码开关使用如图所示,右侧有两个4位拨码开关。利用它们可以作8位二进制输入数据的设置开关。但应注意下方的拨码开关与4个键有复用现象,因此要注意,平时不用此二拨码开关时,都必须将所有开关拨向左边(H),使各端口呈上拉状态。(17)三数码管使用如图所示,左侧下有3个数码管。上方的两个数码管LEDA和LEDB是含16进制七段译码的。译码器件是其上的CPLDEPM3032A。它们与FPGA的连接情况已标注于FPGA下方。如LEDA的四位输入对应的d0、d1、d2、d3分别连接FPGA的Pin32、46、44、43;LEDB的四位输入对应的d0、d1、d2、d3分别连接FPGA的42、39、38、34。最下方的数码管是没有译码的。显示控制时,七段译码器必须在FPGA中设计好。8个端与FPGA的连接情况标在左下脚,如a、b、c、d、e、f、g、小数点p分别对应Pin58、55、54、53、52、51、50、49。二、辅助开发板A(免费配送)仅有图2的5E+主系统板,本书中有不少示例和实验无法完成。因此对于这些实验项目,必须在KX-7C5E+主系统板的基础上,加入诸如图2、图3等辅助开发板。这里首先简介图F2的辅助开发板A。图2KX-7C5E+系统配套的辅助开发板A它与KX-7C5E+系统的I/O口相接后可以实现以下一些功能:(1)6位HEX16进制码显示。例如要实现8位10进制频率计设计,其中2位十进制频率值显示可以利用图F1系统板上的LEDA和LEDB,余下6位十进制频率值必须利用图2的辅助开发板A上的6个数码管来显示。来自FPGA的数据从图2板上的并排的3个10芯座进入。例如,要显示2位十进制数(显示2位16进制数也一样),将图F1-1所示系统右上的FJ3口,用一10芯线连向图F1-2辅助开发板A的最右侧10芯口。那么,此口的A1、B1、C1、D1和A2、B2、C2、D2分别与FJ3口的对应的Pin101、103、104、105、106、110、111、112相连了。(2)两位16进制码输出例如需要设计8位乘8位二进制乘法器。其中8位二进制乘数可以由图1主板的两个拨码开关担任,8位被乘数则可由图F2的辅助开发板A下方的HEX输出口担任。此口可输出两位16进制数,即8位二进制数D0、…、D7,它们与接口的对应关系已标于接口左侧。下面的两个键分别控制高/低4位数输出,而上方的8个发光管则显示输出的数据。(3)无抖动单脉冲输出在数字系统设计中,手动按键式无抖动脉冲的发生经常会被用到。如CPU的单步运行、计数器对单脉冲的记录等。由于图1系统的键都有抖动,除非在FPGA内设计去抖动电路。图2板左下侧的键可以控制无抖动单脉冲的输出。(4)标准频率信号输出在普通频率计,特别是高精度的等精度频率计的设计中(锁相环输出的信号不能作被测信号,因为有相关性),与主系统时钟无相关性的精确的标准频率信号源十分重要。图2板右侧给出了6个常用的标准频率信号,左侧给出了2MHz频率输出。三、辅助开发板B(免费配送)KX-7C5E+系统辅助实验板。图3所示的辅助开发板B实际上是一个A/D、D/A板。在本书中有关A/D和D/A的实验较多,也比较重要,可以借助此板完成许多实验。但如果希望实现基于ADC和DAC的高技术指标的设计则必须使用高速ADC和DAC。以下简要介绍此板。(1)ADC0809使用例如本书中有关用状态机控制ADC0809进行采样的实验可以这样做:用两根10芯线将5E+系统的FJ2、FJ3口分别接到图3辅助板B左下侧的J2、J3口。在这里,J2口是ADC的控制信号口,它对应的信号已标注于此口上方,其中ADDA、ADDB、ADDC是0809的8个模拟通道的选通地址信号输入口;ALE是此3位地址的锁存信号输入口:START是启动ADC转换的控制信号输入口;ENA是8位转换数据输出允许控制信号输入口;EOC是ADC0809转换状态标志信号输出口;CLK是ADC0809的转换时钟,需由FPGA产生,500kHz左右。J3口是ADC0809转换好后输出的8位二进制数的接口。板上的电位器的输出接ADC0809的IN0通道。所以如果希望直接利用此电位器的输出电压(0-5V),必须通过FPGA置ADDA、ADDB、ADDC都为0。图3KX-7C5E+系统配套的辅助开发板B:ADC/DAC板
本文标题:实用EDA技术培训配置的硬件实验开发设备
链接地址:https://www.777doc.com/doc-1310697 .html