工程设计（PPT40页)

工程设计赵攀在本章中，结合前面所学的理论，举例说明实际的模拟集成电路设计与数模混合集成电路设计的特点。首先具体设计了一款运算放大器，指出了多级运算放大器设计的指标与结构之间的关系以及运算放大器的设计思路。然后设计了一款10位30Msps的模数转换器，以此说明模数混合集成电路的设计思路。1.运算放大器设计设计一个驱动容性负载的CMOS运算放大器作为缓冲放大器使用，其具体的指标为：电源电压：±5𝑉;功耗：4mW;输出电压幅度：±3V；低频电压增益：𝐴0≥85dB；驱动负载电容：60pF；单位增益带宽：2MHz,相位裕度60。，要求片内补偿；压摆率：𝑆r≥3V/us；共模抑制比：CMRR≥80dB.1.1放大器结构的确定1.由于单级CMOS放大器的电压增益通常为20~60dB，根据所提出的设计指标，其增益要求不下于85dB，因此至少需要二级放大器级联。2.由于要求该放大器驱动大电容负载（60pF），并实现缓冲放大，所以采用源级跟随器作为输出级，以避免负载对前一级增益的影响。由以上两点可以初定运算放大器为三级级联结构。由于该运算放大器要求共模输入范围大，即第一级的共模输入范围较大。而根据前面所学，共模输入与增益是一对矛盾体，故该级的放大器增益不是很高，所以第一级的增益设计为30~40dB。由于输出级设计为源级跟随器，其增益为1，为了实现总的增益要求，第二级的增益要达到60~70dB。另外，为了实现缓冲放大，使放大器能稳定工作，在电路中采用RC补偿，并为了实现片内补偿的要求，利用密勒补偿的方法，以减小补偿电容和电阻值。3.具体电路形式假定所采用的为N阱CMOS工艺（1）输入级的确定由于采用的是N阱CMOS工艺，则采用PMOS管作为差分输入对管就可避免其衬底偏置效应。（2）中间级的确定为了满足系统增益要求，第二级采用共源共栅放大器。（3）输出级的确定为了提高驱动能力，输出级采用共源电路并以PMOS管作为输入管，以避免衬底偏置效应，但由于电平位移的作用使输出幅度下降。另外，由于输出级电流较大，需要采用独立的偏置电路。（4）补偿方式的确定在本设计中采用RC补偿方式，并且电阻R由NMOS管组成。由以上要求可以确定运算放大器如图18.1所示1.2选择工艺参数本设计选用的衬底材料为p型100,ρ=19~20Ω∙cm(2~5×104𝑐𝑚3),并采用5umCMOS工艺。其主要的工艺参数为：𝑡𝑜𝑥=800A𝐶𝑜𝑥=4.1×10−4pF/𝑢𝑚2𝑢𝑁𝐶𝑜𝑥=18uA/𝑉2,𝑢𝑃𝐶𝑜𝑥=9uA/𝑉2𝑉𝑡ℎ𝑁=+1V,𝑉𝑡ℎ𝑃=-1V𝑟𝑁=0.51𝑉−12,𝑟𝑃=0.81𝑉−12(N阱衬底浓度高)厄来电压：𝑉𝐴𝑁=3.5𝑉/um，𝑉𝐴𝑃=3.5𝑉/um(N阱衬底浓度高)1.3各级放大器参数的初步考虑1.输入级---差分输入级该电路的最大特点是用做缓冲放大，因此输入共模范围必须和输出幅度相等。（1）正向共模范围𝑉𝐶𝑀+该电路正向共模范围𝑉𝐶𝑀+主要受𝑀3进入非饱和区的限制。该电路的等效电路如右所示：则有：𝑉𝐷𝑆3≥𝑉𝐺𝑆3−𝑉th3，𝑉𝐺𝑆3=𝑉𝐺3−𝑉𝐷𝐷𝑉𝐷𝑆3=𝑉3−𝑉𝐷𝐷=𝑉𝐶𝑀+−𝑉𝐺𝑆1−𝑉𝐷𝐷由以上两式可以得到𝑉𝐶𝑀+≤𝑉𝐺3−𝑉th3+𝑉𝐺𝑆1而差分放大器在静态时有：𝐼𝐷1=(12)𝐼𝐷3在根据饱和萨氏方程可以得到𝑉𝐺𝑆1=𝑉th1−（𝑉𝐷𝐷−𝑉𝐺3+𝑉th3）∙(𝑊/𝐿)32(𝑊/𝐿)1假设𝑉th1=𝑉th3，则把上式代入𝑉𝐶𝑀+≤𝑉𝐺3−𝑉th3+𝑉𝐺𝑆1可以得到：𝑉𝐶𝑀+≤𝑉𝐺3−(𝑉𝐷𝐷−𝑉𝐺3+𝑉th3)∙(𝑊/𝐿)32(𝑊/𝐿)1上式表明𝑉𝐶𝑀+的值主要由𝑉𝐺3和(𝑊/𝐿)32(𝑊/𝐿)1决定，并且当𝑉𝐺3选的较高时𝑉𝐶𝑀+与(𝑊/𝐿)32(𝑊/𝐿)1的关系越小。而当𝐼𝐷3确定后，𝑉𝐺3的大小也完全确定了，𝑀3的宽长比(𝑊/𝐿)3也可以随着确定下来。假定频率补偿电容𝐶c选择为8pF由于𝑆r=𝐼max/𝐶c=𝐼𝐷3/𝐶c而𝑆r=±3𝑉/us，就可以求出𝐼𝐷3必须不小于25uA考虑由于存在分布电容和工艺偏差以及补偿电容等的影响，先假定𝐼𝐷3=50uA再根据饱和萨氏方程有：如果𝑉𝐺3=3.5V,则(𝑊/𝐿)3=45，假定(𝑊/𝐿)1=50，将以上数据代入式子𝑉𝐶𝑀+≤𝑉𝐺3−(𝑉𝐷𝐷−𝑉𝐺3+𝑉th3)∙(𝑊/𝐿)32(𝑊/𝐿)1可得：𝑉𝐶𝑀+≤3.2V满足我们的设计要求（2）负向共模范围𝑉𝐶𝑀−该电路的负向共模范围主要取决于𝑀1进入非饱和区的条件。如图所示，即要求𝑉𝐷𝑆1≥𝑉𝐺𝑆1−𝑉th1，𝑉𝐷𝑆1=𝑉4−𝑉3𝑉𝐺𝑆1=𝑉𝐶𝑀−−𝑉3由以上两式可以得到：𝑉𝐶𝑀−≥𝑉4+𝑉th1上式表明𝑉𝐶𝑀−主要由𝑉4的电位确定。同理在静态时：𝐼𝐷4=𝐼𝐷1=(12)𝐼𝐷3假定𝑉𝐺3=3.5V，代入𝑉𝐶𝑀−≥𝑉4+𝑉th1可得：𝑉𝐶𝑀−≥−5+0.25(𝑊/𝐿)3(𝑊/𝐿)4一般情况下(𝑊/𝐿)3(𝑊/𝐿)4,由此可以看出𝑉𝐶𝑀−对该电路比较容易满足。（3）增益如图所示第一级差分放大器的增益为：𝐴u=−𝑔𝑚1𝑔𝑑1+𝑔𝑑4假定𝑀1、𝑀4的沟道长度均选为10um，则有：𝑉𝐴𝑁=35𝑉，𝑉𝐴𝑃=50𝑉考虑到增益需要一定的裕度，取(𝑊/𝐿)1=50.综合以上分析，参数选择如下：𝐼𝐷3=50uA,(𝑊/𝐿)1=50，(𝑊/𝐿)3=45，(𝑊/𝐿)4,5=45并根据𝐴u=−𝑔𝑚1𝑔𝑑1+𝑔𝑑4计算可得：𝐴u=116，𝑉𝐶𝑀+=3.16V,𝑉𝐶𝑀−=-4.75V满足设计要求。（4）计算CMRR考虑电路是完全对称的，由右图可以求得CMRR.CMRR=(1+2𝑔𝑚1∙𝑅𝑂)∙𝑔𝑚4∙(𝑟𝑜1||𝑟𝑜4)而由工艺参数等可以求得：𝑅𝑂=1ℷ3𝐼𝐷3=𝑉𝐴𝑃𝐼𝐷3=5050×10−6=1×106Ωr𝑂1=1ℷ1𝐼𝐷1=3525×10−6=1.4×106Ωr𝑂4=1ℷ4𝐼𝐷4=3525×10−6=1.4×106Ω根据饱和萨氏方程则可计算出𝑔𝑚1=2𝑢𝑁𝐶𝑜𝑥(𝑊/𝐿)𝐼𝐷1=2.12×10−4Ω−1𝑔𝑚4=2𝑢𝑁𝐶𝑜𝑥(𝑊/𝐿)𝐼𝐷4=2×10−4Ω−1把以上计算所得到的值代入CMRR=(1+2𝑔𝑚1∙𝑅𝑂)∙𝑔𝑚4∙(𝑟𝑜1||𝑟𝑜4)可得：CMRR=(1+2×2.12×10−4×106)×2×10−4×0.7×106=6×106即CMRRd𝐵=62.2dB,该值不能满足设计要求。我们可以通过增大𝑀3的沟道长度来控制CMRRd𝐵（5）验证输入级电路中每一个mos管的宽长比(𝑊/𝐿)、流过电流及偏置点电位均已知，所以可以通过SPICE模拟验证。分为以下三个步骤：1.验证其静态工作点是否正确，此时应假定放大器的输入为0，2.验证共模范围是否满足设计要求，此时应假定放大器的输入信号应为共模电压。3.验证放大器的增益是否满足设计要求，此时放大器的输入信号应为差模信号。2.主增益级的设计主增益级不但要求实现增益级的要求，而且其输出幅度𝑉o=𝑉o2−𝑉𝐺𝑆8必须达到设计要求。根据偏置电路工艺敏感即输出失调平衡要求（即第二级失调电压不影响前级的原则），如图可知：𝐼𝐷7𝐼𝐷3=(𝑊/𝐿)7(𝑊/𝐿)3,(𝑊/𝐿)3(𝑊/𝐿)5+(𝑊/𝐿)4=(𝑊/𝐿)7(𝑊/𝐿)6假定选择𝐼𝐷7=50uA，则有：(𝑊/𝐿)7=(𝑊/𝐿)3=45，(𝑊/𝐿)6=(𝑊/𝐿)5+(𝑊/𝐿)4=90.为了使输出满足幅度要求，即要求|𝑉o|≥3V，由下图可以很直观的看出𝑉o2的输出幅度要求;𝑉𝑜2+=𝑉𝑜+−|𝑉𝐺𝑆8|=3−|𝑉𝐺𝑆8|𝑉𝑜2−=𝑉𝑜−−|𝑉𝐺𝑆8|=−3−|𝑉𝐺𝑆8|从上面两式可以看出，当|𝑉𝐺𝑆8|确定后，主增益的输出幅度也就确定了，而且由于𝑉𝐺𝑆8为负值，所以𝑉𝑜2+很容易满足，但𝑉𝑜2−则比较难以达到。假定𝑉𝐺𝑆8=-1.35V,则当𝐼𝐷9确定后，也就可以计算出(𝑊/𝐿)8的大小。可以把上图的电路图简化为如右所示：则有：𝑉𝑜2−=-3-1.35=-4.35V而𝑉𝑜2−=𝑉𝐸𝐸+𝑉𝑂𝐷6+𝑉𝑂𝐷10,其中𝑉𝑂𝐷6，𝑉𝑂𝐷10为保证𝑀6，𝑀10不进入非饱和区的管压降。根据前面的设计可得到：𝑉𝑂𝐷6=−𝑉𝐸𝐸+𝑉𝐺6+𝑉th6=0.25V由于𝑀6，𝑀10的电流相等，设𝑉𝑂𝐷10=0.35V,则𝑉𝑜2−=-4.4V即要求|𝑉𝐺𝑆8|≤1.4V,满足设计要求。同理可以得到：𝑉𝐺10≥𝑉𝐸𝐸−𝑉𝑂𝐷6−𝑉th10−𝑉𝑂𝐷10，而考虑𝑀10的衬偏效应，有：𝑉th10=𝑉th𝑁+𝑟𝑁（𝑉𝑆𝐵+𝜑𝐵−𝜑𝐵）𝑉𝑆𝐵=0.25V,𝜑𝐵=0.6V,代入上式得:𝑉th10≥1.08V结合前面的设计，有𝑉𝐺10≥-3.3V,假定𝑉𝐺10=-3.1V,而𝑉𝐵=-4.5，则可以求出𝑀10的阀值电压𝑉th10=1.14V再由饱和萨氏方程可以计算出(𝑊/𝐿)10≈80.由以上设计得到的主增益级的mos管的宽长比后，就可以计算出主增益级的增益，假定𝐿6=𝐿10=10um，则𝑉𝐴𝑁=35V,𝐿7=20um，𝑉𝐴𝑃=100V𝐴u≈𝑔𝑚6(𝑔𝑚10∙r𝑂6∙r𝑂10||r𝑂7)而根据饱和萨氏方程等可以得到𝑔𝑚6=2𝑢𝑁𝐶𝑜𝑥(𝑊/𝐿)6𝐼𝐷6=4×10−4Ω−1𝑔𝑚10=3.8×10−4Ω−1r𝑂10=1ℷ10𝐼𝐷10=0.7×106Ωr𝑂6=0.7×106Ωr𝑂7=2×106Ω把以上各值代入可得：𝐴u≈𝑔𝑚6(𝑔𝑚10∙r𝑂6∙r𝑂10||r𝑂7)=4×10−4×(3.8×10−4×0.7×106×0.7×106||2×106)=800≈50dB满足设计要求。3.输出级的设计（1）首先确定𝐼𝐷9𝐼𝐷9的大小主要是根据电路压摆率的要求确定的，根据设计要求可得到：𝐼𝐷9max≥𝐶𝐿∙𝑆r=180uA考虑实际偏差的影响，假定𝐼𝐷9=200uA（2）确定𝑉𝐺9右图为输出级的等效电路，由此可以看出：电流𝐼9确定后，𝑉𝐺9的变化直接影响𝑀9的宽长比(𝑊/𝐿)9，进而影响𝑉𝑜+的大小。所以可以有𝑉𝑜+的值来确定𝑉𝐺9的值进而确定(𝑊/𝐿)9。为满足𝑉𝑜+≥3V，则要求𝑉𝐺9≥2V。即有：𝑉𝐺9=3V时，𝑉𝑜+≥4V，(𝑊/𝐿)9=45𝑉𝐺9=2.5V时，𝑉𝑜+≥3.5V，(𝑊/𝐿)9=20（3）确定(𝑊/𝐿)8为满足失调电压的要求，则有|∆𝑉𝐺s8|=1.35V,即𝑉𝐺8=-1.35V则可以算得