数字电路与逻辑设计

数字电路与逻辑设计数字电子技术第1章数字电路基础第2章组合逻辑电路第3章常用组合逻辑模块及其应用第5章常用时序逻辑模块及其应用第6章脉冲产生电路及集成定时器第4章时序逻辑电路退出*第8章可编程逻辑器件简介第7章数/模转换器和模/数转换器注：打“*”为可不讲授内容第5章常用时序逻辑模块及其应用学习要点：•计数器、寄存器等中规模集成电路的逻辑功能和使用方法5.1计数器5.1.2典型计数器模块退出5.1.3用计数器模块构成任意N进制计数器5.1.4计数器模块的应用5.1.1二进制计数器和十进制计数器在数字电路中，能够记忆输入脉冲个数的电路称为计数器。计数器二进制计数器十进制计数器N进制计数器加法计数器同步计数器异步计数器减法计数器可逆计数器加法计数器减法计数器可逆计数器二进制计数器十进制计数器N进制计数器······5.1.1二进制计数器和十进制计数器1、二进制同步计数器3位二进制同步加法计数器000→001→010→011/1↑↓/0111←110←101←100/0/0/0/0/0/0排列顺序：/CnnnQQQ012选用3个CP下降沿触发的JK触发器，分别用FF0、FF1、FF2表示。状态图nnnQQQC012输出方程：CPCPCPCP210时钟方程：CPQ0Q1Q2C时序图FF0每输入一个时钟脉冲翻转一次FF1在Q0=1时，在下一个CP触发沿到来时翻转。FF2在Q0=Q1=1时，在下一个CP触发沿到来时翻转。100KJnQKJ011nnQQKJ0122Q0Q0CFF0FF1FF2CPQ1Q1Q2Q21JC11K1JC11K1JC11K&&1&电路图由于没有无效状态，电路能自启动。nnnnnnnnnnnQQQQKJQQKJQKJKJ0132110122011001推广到n位二进制同步加法计数器驱动方程输出方程nnnnnnQQQQC01213位二进制同步减法计数器选用3个CP下降沿触发的JK触发器，分别用FF0、FF1、FF2表示。状态图输出方程：000←001←010←011/1↓↑/0111→110→101→100/0/0/0/0/0/0排列顺序：/BnnnQQQ012CPCPCPCP210时钟方程：nnnQQQB012CPQ0Q1Q2B时序图FF0每输入一个时钟脉冲翻转一次FF1在Q0=0时，在下一个CP触发沿到来时翻转。FF2在Q0=Q1=0时，在下一个CP触发沿到来时翻转。100KJnQKJ011nnQQKJ0122Q0Q0B1FF0FF1FF2CPQ1Q1Q2Q21JC11K1JC11K1JC11K&&&电路图由于没有无效状态，电路能自启动。nnnnnnnnnnnQQQQKJQQKJQKJKJ0132110122011001推广到n位二进制同步减法计数器驱动方程输出方程nnnnnnQQQQB01213位二进制同步可逆计数器设用U/D表示加减控制信号，且U/D＝0时作加计数，U/D＝1时作减计数，则把二进制同步加法计数器的驱动方程和U/D相与，把减法计数器的驱动方程和U/D相与，再把二者相加，便可得到二进制同步可逆计数器的驱动方程。nnnnnnQQDUQQDUKJQDUQDUKJKJ010122001100////1输出方程nnnnnnQQQDUQQQDUBC210210///Q0Q0C/B1FF0FF1FF2CPQ1Q1Q2Q21JC11K1JC11K1JC11K≥1&≥1&≥1&1U/D电路图74LS161Q0Q1Q2Q3(b)逻辑功能示意图(a)引脚排列图16151413121110974LS16112345678VCCCOQ0Q1Q2Q3CTTLDCRCPD0D1D2D3CTPGNDCRD0D1D2D3CTTCTPCPCOLD4位集成二进制同步加法计数器74LS161/163①CR=0时异步清零。②CR=1、LD=0时同步置数。③CR=LD=1且CPT=CPP=1时，按照4位自然二进制码进行同步二进制计数。④CR=LD=1且CPT·CPP=0时，计数器状态保持不变。74LS163的引脚排列和74LS161相同，不同之处是74LS163采用同步清零方式。CC4520Q0Q1Q2Q3(b)逻辑功能示意图(a)引脚排列图161514131211109CC452012345678VDD2CR2Q32Q22Q12Q02EN2CP1CP1EN1Q01Q11Q21Q31CRVSSENCPCR双4位集成二进制同步加法计数器CC4520①CR=1时，异步清零。②CR=0、EN=1时，在CP脉冲上升沿作用下进行加法计数。③CR=0、CP=0时，在EN脉冲下降沿作用下进行加法计数。④CR=0、EN=0或CR=0、CP=1时，计数器状态保持不变。D1Q1Q0CTU/DQ2Q3GNDRCCO/BOLD74LS191Q0Q1Q2Q3(b)逻辑功能示意图(a)引脚排列图16151413121110974LS19112345678VCCD0CPRCCO/BOLDD2D3D0D1D2D3CTU/DCP4位集成二进制同步可逆计数器74LS191U/D是加减计数控制端；CT是使能端；LD是异步置数控制端；D0～D3是并行数据输入端；Q0～Q3是计数器状态输出端；CO/BO是进位借位信号输出端；RC是多个芯片级联时级间串行计数使能端，CT＝0，CO/BO＝1时，RC＝CP，由RC端产生的输出进位脉冲的波形与输入计数脉冲的波形相同。4位集成二进制同步可逆计数器74LS193BOCOLD74LS193Q0Q1Q2Q3(b)逻辑功能示意图(a)引脚排列图16151413121110974LS19312345678VCCD0CRCOBOLDD2D3D1Q1Q0CPDCPUQ2Q3GNDD0D1D2D3CRCPUCPDCR是异步清零端，高电平有效；LD是异步置数端，低电平有效；CPU是加法计数脉冲输入端；CPD是减法计数脉冲输入端；D0～D3是并行数据输入端；Q0～Q3是计数器状态输出端；CO是进位脉冲输出端；BO是借位脉冲输出端；多个74LS193级联时，只要把低位的CO端、BO端分别与高位的CPU、CPD连接起来，各个芯片的CR端连接在一起，LD端连接在一起，就可以了。2、二进制异步计数器3位二进制异步加法计数器000→001→010→011/1↑↓/0111←110←101←100/0/0/0/0/0/0排列顺序：/CnnnQQQ012状态图选用3个CP下降沿触发的JK触发器，分别用FF0、FF1、FF2表示。输出方程：nnnQQQC012时钟方程：CPQ0Q1Q2C时序图FF0每输入一个时钟脉冲翻转一次，FF1在Q0由1变0时翻转，FF2在Q1由1变0时翻转。CPCP001QCP12QCP3个JK触发器都是在需要翻转时就有下降沿，不需要翻转时没有下降沿，所以3个触发器都应接成T＇型。111221100KJKJKJCQ0Q1Q2Q0Q1Q21FF0FF1FF2CP1JC11K1JC11K1JC11K&驱动方程：电路图3位二进制异步减法计数器000←001←010←011/1↓↑/0111→110→101→100/0/0/0/0/0/0排列顺序：/BnnnQQQ012状态图选用3个CP下降沿触发的JK触发器，分别用FF0、FF1、FF2表示。输出方程：nnnQQQB012CPQ0Q1Q2时钟方程：时序图FF0每输入一个时钟脉冲翻转一次，FF1在Q0由0变1时翻转，FF2在Q1由0变1时翻转。CPCP001QCP12QCP3个JK触发器都是在需要翻转时就有下降沿，不需要翻转时没有下降沿，所以3个触发器都应接成T＇型。111221100KJKJKJ驱动方程：电路图CPQ0　Q1Q2Q0　Q1Q2　BFF0FF1FF2C1C1C1&T＇触发器的触发沿连接规律上升沿下降沿加法计数1iiQCP1iiQCP减法计数1iiQCP1iiQCP二进制异步计数器级间连接规律4位集成二进制异步加法计数器74LS197CP1CP074LS197Q0Q1Q2Q3(b)逻辑功能示意图(a)引脚排列图14131211109874LS1971234567VCCCRQ3D3D1Q1CP0CT/LDQ2D2D0Q0CP1GNDD0D1D2D3CT/LDCR①CR=0时异步清零。②CR=1、CT/LD=0时异步置数。③CR=CT/LD=1时，异步加法计数。若将输入时钟脉冲CP加在CP0端、把Q0与CP1连接起来，则构成4位二进制即16进制异步加法计数器。若将CP加在CP1端，则构成3位二进制即8进制计数器，FF0不工作。如果只将CP加在CP0端，CP1接0或1，则形成1位二进制即二进制计数器。选用4个CP下降沿触发的JK触发器，分别用FF0、FF1、FF2、FF3表示。0000→0001→0010→0011→0100/1↑↓/01001←1000←0111←0110←0101/0/0/0/0/0/0/0/0排列顺序：/CnnnnQQQQ01233.3.2十进制计数器1、十进制同步计数器状态图输出方程：时钟方程：nnQQC03CPCPCPCPCP3210C的卡诺图000111100000×00100×11100××1000××nnQQ23nnQQ01十进制同步加法计数器(a)10nQ的卡诺图000111100011×10100×01100××1011××nnQQ23nnQQ01nnQQ01000111100000010101××××10010100100110××××00001101001000××××××××1000110111××××××××nnQQ23次态卡诺图nnnnQQQQ0001011(b)11nQ的卡诺图000111100000×00111×01100××1011××nnQQ23nnQQ01nnnnnnQQQQQQ1010311000111100001×00101×01110××1001××nnQQ23nnQQ01(c)12nQ的卡诺图nnnnnnnnnnnnnnQQQQQQQQQQQQQQ201201021201212000111100000×10100×01101××1000××nnQQ23nnQQ01(d)13nQ的卡诺图nnnnnnnQQQQQQQ30301213状态方程nnnnnnnnnQKQQQJQQKJQKQQJKJ03012301220103100,,1CFF0FF1FF2FF3Q1Q1Q0Q01CPQ2Q21JC11K1JC11K1JC11K&&&Q3Q31JC11K&&电路图比较，得驱动方程：将无效状态1010～1111分别代入状态方程进行计算，可以验证在CP脉冲作用下都能回到有效状态，电路能够自启动。nnnnnnnnnnnnnnnnnnnnnnnQQQQQQQQQQQQQQQQQQQQQQQ30301213201201121010311001011nnnQKQJQ1十进制同步减法计数器选用4个CP下降沿触发的JK触发器，分别用FF0、FF1、FF2、FF3表示。/0/0/0/00000←0001←0010←0011←0100/1↓↑/01001→1000→0111→0110→0101/0/0/0/0排列顺序：/BnnnnQQQQ0123状态图输出方程：时钟方程：nnnnQQQQB0123CPCPCPCPCP3210B的卡诺图000111100010×00100×01100××1000××nnQQ23nnQQ01(a)10nQ的卡诺图000111100011×10100×01100××1011××nnQQ23nn