触发器和时序逻辑电路

第8章触发器和时序逻辑电路8.1双稳态触发器8.4集成555定时器8.3计数器8.2寄存器第8章目录数字电路按照功能的不同分为两类：组合逻辑电路；时序逻辑电路组合逻辑电路的特点：只由逻辑门电路组成，它在某一时刻的输出状态仅由该时刻的输入信号状态决定。时序逻辑电路的特点：由逻辑门、触发器构成，它在某一时刻的输出状态不仅与该时刻的输入信号有关,还与电路原来的输出状态有关。时序逻辑电路中必须含有存储电路，以记录以前的状态——触发器。第8章概述触发器能存放一位二进制数或码的最简单的时序电路,是时序逻辑电路的基本单位。必须具有以下功能1.有两个能够保持的稳定状态，分别用来表示逻辑0和逻辑1；2.在适当输入信号作用下，可从一种状态翻转到另一种状态；3.在输入信号取消后，能将获得的新状态保存下来。触发器的分类1、按电路结构分2、按功能分RSJKDTT'F三、逻辑功能描述方法1、真值表(功能表)2、特性方程3、波形图(时序图)与组合逻电路不同点：变量中含电路的现态Qn基本RS同步RS主从边沿描述电路的次态Qn+1与现态Qn及输入之间的关系式例如：基本RS触发器在输入改变时就触发翻转；同步触发器只在时钟CP信号处于有效电平状态才触发；主从触发器分两步触发；边沿触发器只在时钟信号的跳变瞬间发生触发翻转。例：JK触发器根据J、K输入置0或置1；T触发器每个时钟到来时翻转一次.区别——状态变化过程不同8.1.1基本RS触发器&&RDSDQQ••(1)设SD=1，RD=0101010触发器有两个重要的特点：（1）触发器有两个可能的稳定工作状态（2）触发器具有记忆功能电路组成及工作原理Qn=1，Qn=0则Qn+1=0，Qn+1=18.1双稳态触发器第8章8.1&&RDSDQQ••011010(2)设SD=0，RD=1Qn=0，Qn=1则Qn+1=1，Qn+1=0&&RDSDQQ••111010(3)设SD=RD=1则Qn=Qn+1第8章8.1&&RDSDQQ••0011(4)SD=RD=0禁用110011111010100001010111000禁用001禁用SDRDQnQn+1特性表00不定，禁止SDRDQ简化特性表10001111不变第8章8.1SDRDQQ基本RS触发器符号8.1.2同步RS触发器&&ABQQRD&&RSDCDSCPCP：时钟脉冲未到，即CP=0时，C、D门被封锁，无论S、R端加什么信号它们输出全是1，触发器保持原来状态不变。时钟脉冲触发方式:电位触发在CP=1时,R、S的变化才能引起触发器翻转。为正电位触发。第8章8.1(2)S=1，R=0，Qn+1=10&&RS•01010(3)S=0,R=1，Qn+1=0(4)S=R=1(1)S=R=0Qn=Qn+1禁用&&RDSDQQ••11010ABCDCPRDSDCPQQSR1符号第8章8.1&&ABQQRD&&RSDCDSCP000000111001101101000110110禁用111禁用SRQnQn+1特性表Qn10（当CP=1时）RD、SD不受CP控制，直接将触发器置1或置0。SD置1、RD置0，并低电平有效。第8章8.1000000111001101101000110110禁用111禁用SRQnQn+1特性表Qn10Qn+1=S+RQn,SR=0SRQn000111100110010111禁止SRQn+1简化特性表00Qn010101特性方程第8章8.1CP例：初态Q=0，画出在CP作用下Q端的波形。SRQ不定禁止出现11不定，禁止SRQn+1特性表00Qn010101第8章8.1思考题:如何使同步RS触发器具有计数功能?计数功能要求：Qn+1=Qn&&ABQQRD&&RSDCDSCPCPQCQBQA000011100011110100101101012345678000计数器状态表存在的问题：空翻现象第8章8.1例：同步RS触发器波形图tOCPtOStORtOQabcdefgha段:CP=0,输出保持；b段:CP=1,触发器接受输入：S=1,R=0Q=1d段:S=0,R=1Q=0e段:CP=0,Q保持c段:S=0,R=0Q不变Q=1e段:CP=1,S=0,R=0Q保持g段:CP=1,S=1,R=0Q=1;S=0,R=0Q=1保持f段:CP=0,S=0,R=0Q保持h段:CP=0,Q保持动作特点：在CP＝1的全部时间里，S或R的变化都能引起触发器输出端状态的改变CP=1时，若输入信号多次发生变化，则触发器状态多次发生翻转，因此其抗干扰能力差如S信号有一个小干扰（正脉冲），则Q翻转为1状态，不能保持0状态在CP为1期间出现的多次翻转现象称为空翻，抗干扰性差,是时序电路的一种险象8.1.3主从型JK触发器由两个同步RS触发器和一个非门构成。SRSDRDCQQSRSDRDCQQ&&主从JKSDRD1CPQQ主触发器R=KQnS=JQn主从型触发器的特点：CP=1时，输入信号进入主触发器，从触发器CP=0被封锁；当CP=0时，主触发器被封锁，从触发器开启。第8章8.1SRSDRDCQQSRSDRDCQQ&&主从JKSDRD1CPQQ（1）J=K=0，Qn+1=Qn（2）J=0，K=1Qn=0，S=JQn=0，R=KQn=0，Qn+1=Qn=0Qn=1，S=JQn=0，R=KQn=1，Qn+1=S=0主触发器R=KQnS=JQn第8章8.1SRSDRDCQQSRSDRDCQQ&&主从JKSDRD1CPQQ（3）J=1，K=0Qn=0，S=JQn=1，R=KQn=0，Qn+1=S=1主触发器R=KQnS=JQnQn=1，S=JQn=0，R=KQn=0，Qn+1=Qn=1第8章8.1SRSDRDCQQSRSDRDCQQ&&主从JKSDRD1CPQQ主触发器R=KQnS=JQn（4）J=K=1，Qn+1=Qn第8章8.1JKQnQn+1100110111010001100JK触发器特性表11011110Qn00000011Qn保持功能置1功能置0功能计数功能Qn+1跟随J变化特性方程Qn000111100110100101JKQn+1=JQn+KQn第8章8.1KJSDRDCQQ&&JK触发器逻辑符号11QnJKQn+100Qn010101JK触发器简化特性表CP为什么能防止空翻?Q主Q从J=K=1第8章8.18.1.2D触发器SDRDCQQD符号D触发器特性表000010101111DQnQn+110置1置0Qn+1跟随DQn+1=D特性方程触发方式：边沿触发型，且上升沿有效。结构形式：维持阻塞型第8章8.1（三）D触发器结构形式：维持阻塞型第12章122&&ABQQRD&&SDD&&置0维持线置1维持线置0阻塞线置1阻塞线CPRSCP例：已知维持阻塞型D触发器CP和D端的波形，试画出输出端Q的波形。DQ第8章8.18.1.3T触发器及T´触发器SDRDCQQT符号T触发器000011101110TQnQn+1T触发器特性表QnQn保持功能计数功能T´触发器：当T=1时，Qn+1=QnQn+1=TQn+TQn特性方程仅具有计数功能第8章8.18.1.4触发器逻辑功能的转换1.J-K触发器转换为D触发器1JKDCP2.J-K触发器转换为T触发器JKCPTQn+1=D=D(Qn+Qn)=DQn+DQnQn+1=JQn+KQnQn+1=TQn+TQn第8章8.13.D触发器转换为J-K触发器Qn+1=JQn+KQnQn+1=DD=JQn+KQn=JQnKQn第8章8.1KJCQQD&&&1CP4.D触发器转换为T´触发器SDRDCQQDQn+1=DQn+1=QnD=Qn第8章8.1KJSDCQQSDRDCQQDACP已知CP和A的波形，画出Q1、Q2的波形。CPARD1=SD2=AF1F2C1=C2=CPD1=Q2J2=Q1K2=Q1Q1Q2Q1（J）（D）例：第8章8.18.1.5集成触发器应用举例1.同步单脉冲发生器JRDSDKCPQQJRDSDKCPQQ单脉冲输出SB••CPQ1Q1Q2Q2SBQ1Q2Q2该电路的特点：每按动一次启动按钮SB（常闭）就可以在Q1端输出一个单脉冲，且宽度等于时钟脉冲的周期。第8章8.1DCPRDDCPRDDCPRDDCPRD&+5VCLR&&Q1Q1Q2Q2Q3Q3Q4Q4SB1SB2SB3SB41010112301••••••CLR端加入清零脉冲后Q1=Q2=Q3=Q4=0，Q1=Q2=Q3=Q4=1，2.四人抢答器电路与非门2输出为1，时钟脉冲加到四个D触发器的CP端，SB未按下，D触发器的零状态不变。按下SB1SB4中任一个按钮，对应触发器的D端为高电平。DDDD第8章8.18.2.1数码寄存器CRDDCRDDCRDDCRDD&&&&••••Q3'Q2'Q1'Q0'Q3Q2Q1Q0••输出清零接收F3F2F1F0A3A2A1A0•••D触发器组成的数码寄存器N个触发器可寄存N位二进制数码，并行输入并行输出方式。8.2寄存器第8章8.2数码寄存器是存放二进制数码的逻辑部件。串行输出8.2.2移位寄存器1.单向移位寄存器CRDDCRDDCRDDCRDDDO串行输入清零移位脉冲CP•••••••Q0Q1Q2Q3并行输出CPD0Q0Q1Q2Q3CP0111D0Q0Q1Q2Q31101•••F0F1F2F3每加入一个CP脉冲，每个触发器中所存储的数码就依次向左或向右移一位。第8章8.2CPQ0Q2Q31101Q1Q0Q1Q2Q3CP00000100010100210103110141101高位状态表波形图串行输入串行输出第8章8.22.双向移位寄存器•••Q3Q2Q1Q0CDF2F1F3CDCDCD&&&&&&&&M（右移）1串行输入DSL（左移）1CPF0•••DSR串行输入（右移）M(左移）••D0=DSRM+Q1MD1=Q0M+Q2MD2=Q1M+Q3MD3=Q2M+DSLM第8章8.2≥1≥1≥1≥1D0=DSR，D1=Q0，D2=Q1，D3=Q2，D3=DSL，D2=Q3，D1=Q2，D0=Q1，D0=DSRM+Q1MD2=Q1M+Q3M当M=0，M=1时，D3=Q2M+DSLMD1=Q0M+Q2M当M=1，M=0时，Q0Q1Q2Q3右移Q0Q1Q2Q3左移第8章8.2逻辑式：3.中规模双向移位寄存器74LS194VCCQ0Q1Q2Q3CPSBSAGNDDSLDSRCrD0D3D2D1DSR：右移串行输入端DSL：左移串行输入端D3~D0：并行输入端Q3~Q0：数据输出端CP：时钟脉冲输入端Cr：清零端，Cr=0时清零上升沿触发控制端：（1）SBSA=00，CP上升沿到后，输出不变。（2）SBSA=01，CP上升沿到后，右移。（3）SBSA=10，CP上升沿到后，左移。（4）SBSA=11，CP上升沿到后，并行输入。第8章8.274LS194VCCQ0Q1Q2Q3CPSAGNDDSLDSRCrD0D3D2D1SB74LS194VCCQ0Q1Q2Q3CPSAGNDDSLDSRCrD0D3D2D1SB例:使八个灯从左至右依次变亮,再从左至右依次熄灭，应如何连线?….….右移8个1，再右移8个0移位脉冲5V5V1115VSB清零第8章8.21.异步二进制加法计数器CQ2Q1Q0000011100011110100101101012345678000加法计数器状态表JRDKCPQQJRDKCPQQJRDKCPQQ清零计数输入CPF0F1F2Q0Q1Q2各触发器J=K=1低位的Q端接高位的CP端CPQ0Q1Q28.3.1二进制计数器8.3计数器第8章8.3•JRDKCPQQ••JRDKCPQQ••JRDKCPQQ••JRDKCPQQ••••1••计数输入清零Q0Q1Q2Q334561278910111213141516CPQ0Q1Q2Q3F0F1F2F31111一个触发器有两个稳态，N个触发器共有2N个稳态，若计数器有N个触发器，称该计数器为模数2N计数器，计数容量是（2N-1）第8章8.3SDR