门电路和组合逻辑电路

第12章逻辑门和组合逻辑电路12.1逻辑门电路12.3组合逻辑电路的分析和设计12.4常用中规模组合逻辑功能器件由电子电路实现逻辑运算时，它的输入和输出信号都是用电位（或称电平）的高低表示的。高电平和低电平都不是一个固定的数值，而是有一定的变化范围。门电路是用以实现逻辑关系的电子电路，与前面所讲过的基本逻辑关系相对应。门电路主要有：与门、或门、非门、与非门、或非门、异或门等。12.1.1基本逻辑门电路12.1基本门电路电平的高低一般用“1”和“0”两种状态区别，若规定高电平为“1”，低电平为“0”则称为正逻辑。反之则称为负逻辑。若无特殊说明，均采用正逻辑。100VUCC高电平低电平1.与门电路(1)电路(2)工作原理输入A、B、C全为高电平“1”，输出Y为“1”。输入A、B、C不全为“1”，输出Y为“0”。0V0V0V0V0V3V+U12VRDADCABYDBC3V3V3V0V00000010101011001000011001001111ABYC“与”门逻辑状态表0V3V1.与门电路(3)逻辑关系：“与”逻辑即：有“0”出“0”，全“1”出“1”Y=ABC逻辑表达式：逻辑符号：&ABYC00000010101011001000011001001111ABYC“与”门逻辑状态表2.或门电路(1)电路0V0V0V0V0V3V3V3V3V0V00000011101111011001011101011111ABYC“或”门逻辑状态表3V3V-U12VRDADCABYDBC(2)工作原理输入A、B、C全为低电平“0”，输出Y为“0”。输入A、B、C有一个为“1”，输出Y为“1”。2.或门电路(3)逻辑关系：“或”逻辑即：有“1”出“1”，全“0”出“0”Y=A+B+C逻辑表达式：逻辑符号：ABYC100000011101111011001011101011111ABYC“或”门逻辑状态表3.非门电路+UCC-UBBARKRBRCYT10截止饱和(2)逻辑表达式：Y=A“0”10“1”(1)电路“0”“1”AY“非”门逻辑状态表逻辑符号1AY1.与非门有“0”出“1”，全“1”出“0”“与”门&ABCY&ABC“与非”门00010011101111011001011101011110ABYC“与非”门逻辑状态表Y=ABC逻辑表达式：1Y“非”门12.1.2复合门2.或非门Y≥1ABC“或非”门1Y12.1.2复合门“或”门ABC1有“1”出“0”，全“0”出“1”00010010101011001000011001001110ABYC“或非”门逻辑状态表Y=A+B+C逻辑表达式：例：根据输入波形画出输出波形ABY1有“0”出“0”，全“1”出“1”有“1”出“1”，全“0”出“0”&ABY11ABY2Y2ABC&1&D1Y3.与或非门电路12.1.2复合门Y=A.B+C.D逻辑表达式：1&&YABCD逻辑符号例：用“与非”门构成基本门电路(2)应用“与非”门构成“或”门电路(1)应用“与非”门构成“与”门电路AY&B&BAY&&&由逻辑代数运算法则：ABABY由逻辑代数运算法则：BABABAY&YA(3)应用“与非”门构成“非”门电路(4)用“与非”门构成“或非”门YBA&&&&AY由逻辑代数运算法则：BABABAYTTL门电路是双极型集成电路，与分立元件相比，具有速度快、可靠性高和微型化等优点，目前分立元件电路已被集成电路替代。12.1.3集成逻辑门有“0”出“1”全“1”出“0”“与非”逻辑关系00010011101111011001011101011110ABYC“与非”门逻辑状态表Y=ABC逻辑表达式：Y&ABC“与非”门12.1.3集成逻辑门74LS00、74LS20管脚排列示意图&&1211109814133456712&&UCC4B4A4Y3B3A3Y1B1A1Y2B2A2YGND(a)74LS001211109814133456712&&UCC2D3C2BNC2A2Y1B1ANC1D1C1YGND74LS20(b)12.6组合逻辑电路的分析和设计组合逻辑电路：任何时刻电路的输出状态只取决于该时刻的输入状态，而与该时刻以前的电路状态无关。组合逻辑电路框图X1XnX2Y2Y1Yn...组合逻辑电路输入输出12.2.1组合逻辑电路的分析(1)由逻辑图写出输出端的逻辑表达式(2)运用逻辑代数化简或变换(3)列逻辑状态表(4)分析逻辑功能已知逻辑电路确定逻辑功能分析步骤：例1：分析下图的逻辑功能(1)写出逻辑表达式Y=Y2Y3=AABBAB...AB..AB.A..ABBY1AB&&&&YY3Y2(2)应用逻辑代数化简Y=AABBAB...=AAB+BAB..=AB+AB反演律=A(A+B)+B(A+B)..反演律=AAB+BAB..(3)列逻辑状态表Y=AB+AB=AB逻辑式(4)分析逻辑功能输入相同输出为“0”，输入相异输出为“1”，称为“异或”逻辑关系。这种电路称“异或”门。=1ABY逻辑符号ABY001100111001(1)写出逻辑式例2：分析下图的逻辑功能AB.Y=ABAB.A•B化简AB=AB+AB&&11BAY&(2)列逻辑状态表Y=AB+AB(3)分析逻辑功能输入相同输出为“1”,输入相异输出为“0”,称为“判一致电路”(“同或门”),可用于判断各输入端的状态是否相同。=AB逻辑式=1ABY逻辑符号=ABABY001100100111例3：分析下图的逻辑功能Y&&1BA&C101AA写出逻辑式：=AC+BCY=AC•BC设：C=1封锁打开选通A信号BY&&1BA&C001设：C=0封锁选通B信号打开例3：分析下图的逻辑功能B写出逻辑式：=AC+BCY=AC•BC12.2.2组合逻辑电路的设计根据逻辑功能要求逻辑电路设计(1)由逻辑要求，列出逻辑状态表(2)由逻辑状态表写出逻辑表达式(3)简化和变换逻辑表达式(4)画出逻辑图设计步骤如下：例1：设计一个三人(A、B、C)表决电路。每人有一按键，如果赞同，按键，表示“1”；如不赞同，不按键，表示“0”。表决结果用指示灯表示，多数赞同，灯亮为“1”，反之灯不亮为“0”。(1)列逻辑状态表(2)写出逻辑表达式取Y=“1”(或Y=“0”)列逻辑式取Y=“1”对应于Y=1，若输入变量为“1”，则取输入变量本身(如A)；若输入变量为“0”则取其反变量(如A)。0000ABCY0010010001111000101111011111CBACBABABCAYC(3)用“与非”门构成逻辑电路在一种组合中，各输入变量之间是“与”关系各组合之间是“或”关系0000ABCY0010010001111000101111011111ACBCBAYACBCBAYCABCBA..)(BACBAABC00011110011111三人表决电路CABCBAY..&&ABCY&&&&ABCC)(BACBAY例2：设计一个三变量奇偶检验器。要求:当输入变量A、B、C中有奇数个同时为“1”时，输出为“1”，否则为“0”。用“与非”门实现。(1)列逻辑状态表(2)写出逻辑表达式0000ABCY0011010101101001101011001111ABCCBACBACBAYBCACBACBACBA(3)用“与非”门构成逻辑电路ABCCBACBACBAYABC00100111101111解：(4)逻辑图YCBA01100111110&&&&&&&&1010例3:某工厂有A、B、C三个车间和一个自备电站，站内有两台发电机G1和G2。G1的容量是G2的两倍。如果一个车间开工，只需G2运行即可满足要求；如果两个车间开工，只需G1运行，如果三个车间同时开工，则G1和G2均需运行。试画出控制G1和G2运行的逻辑图。设：A、B、C分别表示三个车间的开工状态：开工为“1”，不开工为“0”；G1和G2运行为“1”，不运行为“0”。(1)根据逻辑要求列状态表首先假设逻辑变量、逻辑函数取“0”、“1”的含义。逻辑要求：如果一个车间开工，只需G2运行即可满足要求；如果两个车间开工，只需G1运行，如果三个车间同时开工，则G1和G2均需运行。开工“1”不开工“0”运行“1”不运行“0”(1)根据逻辑要求列状态表0111001010001101101001010011100110111000ABCG1G2(2)由状态表写出逻辑式ABCCABCBABCAG1ABCCBACBACBAG2ABC00100111101111或由卡图诺可得相同结果ACBCABG1(3)化简逻辑式可得：10100101001110011011100001110010ABCG1G210001101(4)用“与非”门构成逻辑电路ACBCABG1ACBCABABCCBACBACBAG2ABCCBACBACBAG2由逻辑表达式画出卡诺图，由卡图诺可知，该函数不可化简。ABC00100111101111(5)画出逻辑图ABCABC&&&&&&&&&G1G2在数字电路中，常用的组合电路有加法器、编码器、译码器、数据分配器和多路选择器等。下面几节分别介绍这几种典型组合逻辑电路的使用方法。12.3常用中规模组合逻辑功能器件12.3.1加法器二进制十进制：0~9十个数码，“逢十进一”。在数字电路中，为了把电路的两个状态(“1”态和“0”态)与数码对应起来，采用二进制。二进制：0，1两个数码，“逢二进一”。12.3.1加法器加法器:实现二进制加法运算的电路进位如：000011+10101010不考虑低位来的进位半加器实现要考虑低位来的进位全加器实现1.半加器半加：实现两个一位二进制数相加，不考虑来自低位的进位。AB两个输入表示两个同位相加的数两个输出SC表示半加和表示向高位的进位逻辑符号：半加器：COABSC半加器逻辑状态表逻辑表达式BABABAS逻辑图&=1ABSCABCABSC00000110101011012.全加器输入Ai表示两个同位相加的数BiCi-1表示低位来的进位输出表示本位和表示向高位的进位CiSi全加：实现两个一位二进制数相加，且考虑来自低位的进位。逻辑符号：全加器：AiBiCi-1SiCiCOCI(1)列逻辑状态表(2)写出逻辑式1iii1iii1iii1iiiiCBACBACBACBAS1iii1iii1iii1iiiiCBACBACBACBAC1ii1iiiiCACBBA1iiiCBAAiBiCi-1SiCi00000001100101001101100101010111001111111ii1iiiiiCACBBAC1iiiiCBAS半加器构成的全加器1BiAiCi-1SiCiCOCO逻辑图&=11AiCiSiCi-1Bi&&12.3.2编码器把二进制码按一定规律编排，使每组代码具有一特定的含义，称为编码。具有编码功能的逻辑电路称为编码器。n位二进制代码有2n种组合，可以表示2n个信息。要表示N个信息所需的二进制代码应满足2nN1.二进制编码器将输入信号编成二进制代码的电路。2n个n位编码器高低电平信号二进制代码(1)分析要求：输入有8个信号，即N=8，根据2nN的关系，即n=3，即输出为三位二进制代码。例：设计一个编码器，满足以下要求：(1)将I0、I1、…I78个信号编成二进制代码。(2)编码器每次只能对一个信号进行编码，不允许两个或两个以上的信号同时有效。(3)设输入信号高电平有效。解：001011101000010100110111I0I1I2I3I4I5I6I7(2)列编码表：输入输出Y2Y1Y0(3)写出逻辑式并转换成“与非”式Y2=I4+I5+I6+I7=I4I5I6I7...=I4+I5+I6+I7Y1=I2+I3+I6+I7=I2I3I6I7...=I2+I3+I6+I7Y0=I1+I3