数字集成电路及其应用实例

2019年12月4日星期三集成电路原理及应用山东理工大学电气与电子工程学院19.1.1数字集成电路的分类CMOS和TTL集成电路是生产数量最多、应用最广泛、通用性最强的两大主流数字集成电路。9.1数字集成电路的分类与特性数字集成电路的种类繁多，在实际应用中，广泛使用的是双极型（如TTL、HTL、DTL、ECL）等和单极型（如CMOS、PMOS、NMOS）等集成电路。2019年12月4日星期三集成电路原理及应用山东理工大学电气与电子工程学院21.TTL数字集成电路（1）74系列（2）74H系列（3）74S系列（4）74LS系列（5）74ALS系列（6）74AS系列（7）74F系列TTL是晶体管输入-晶体管输出的逻辑电路，它由NPN或PNP型晶体管组成。2019年12月4日星期三集成电路原理及应用山东理工大学电气与电子工程学院32.CMOS数字集成电路（1）标准型4000B/4500B系列（2）74HC系列（3）74AC系列电压范围宽（3～18V）、功耗小、速度较低、品种多、价格低廉。是高速CMOS标准逻辑电路系列，在保持低功耗的前提下，具有与74LS系列同等的工作速度。具有与74AS系列同等的工作速度和CMOS集成电路固有的低功耗及电源电压宽等特点。CMOS数字集成电路是由P沟道增强型MOS管和N沟道增强型MOS管，按照互补对称形式连接起来的。2019年12月4日星期三集成电路原理及应用山东理工大学电气与电子工程学院41.TTL电路的一般特性9.1.2数字集成电路的一般特性（1）电源电压范围（2）频率特性（3）TTL电路的电压输出特性TTL电路的工作电源电压范围很窄。S、LS、F系列为5.0±5%；AS、ALS系列为5.0±10%TTL电路的工作频率比4000系列的高。当工作电压为+5V时，输出高电平大于2.4V，输入高电平大于2.0V；输出低电平小于0.4V，输入低电平小于0.8V。2019年12月4日星期三集成电路原理及应用山东理工大学电气与电子工程学院5标准TTL电路为16mA；LS-TTL电路为8mA；S-TTL电路为20mA；ALS-TTL电路为8mA；AS-TTL电路为20mA。标准TTL电路为40；LS-TTL电路为20；S-TTL电路为50；ALS-TTL电路为20；AS-TTL电路为50。（4）最小输出驱动电流（5）扇出能力对于同一功能编号的各系列TTL集成电路，它们的引脚排列与逻辑功能完全相同,但是它们在电路的速度和功耗方面存在着明显的差别。2019年12月4日星期三集成电路原理及应用山东理工大学电气与电子工程学院62.CMOS系列集成电路的一般特性（1）电源电压范围（2）功耗（3）输入阻抗（4）抗干扰能力电源电压范围为3～18V。74HC系列约在2～6伏。当电源电压VDD=5V时，CMOS电路的静态功耗分别是：门电路类为2.5~5W；缓冲器和触发器类为5~20uW；中规模集成电路类为25~100W。CMOS电路的输入阻抗取决于输入端保护二极管的漏电流，因此输入阻抗极高，可达108~1011Ω以上。因为它们的电源电压允许范围大，因此它们输出高低电平摆幅也大，抗干扰能力就强。2019年12月4日星期三集成电路原理及应用山东理工大学电气与电子工程学院7（5）逻辑摆幅（6）扇出能力（7）抗辐射能力（8）CMOS集成电路的制造输出的逻辑高电平“1”非常接近电源电压VDD，逻辑低电平“0”接近电源VSS。在低频工作时，一个输出端可驱动50个以上CMOS器件。CMOS管是多数载流子受控导电器件，射线辐射对多数载流子浓度影响不大。CMOS集成电路的制造工艺比TTL集成电路的制造工艺简单,占用硅片面积小，适合于制造大规模和超大规模集成电路。2019年12月4日星期三集成电路原理及应用山东理工大学电气与电子工程学院81.不允许在超过极限参数的条件下工作。电路在超过极限参数的条件下工作，就可能工作不正常，且容易引起损坏。9.1.3使用数字集成电路的注意事项2.电源的电压的极性千万不能接反。3.CMOS电路要求输入信号幅度不能超过VDD~VSS。4.对多余输入端的处理。对CMOS电路，多余的输入端不能悬空；对TTL电路,对多余的输入端允许悬空。5.多余的输出端，应该悬空处理，决不允许直接接到VDD或VSS。2019年12月4日星期三集成电路原理及应用山东理工大学电气与电子工程学院96.由于CMOS电路输入阻抗高，容易受静电感应发生击穿，除电路内部设置保护电路外，在使用和存放时应注意静电屏蔽。7.多型号的数字电路它们之间可以直接互换使用,但有些引脚功能、封装形式相同的IC，电参数有一定差别，互换时应注意。8.注意设计工艺，增强抗干扰措施。在设计印刷线路板时，应避免引线过长，要把电源线设计得宽一些，地线要进行大面积接地，这样可减少接地噪声干扰。在CMOS逻辑系统设计中，应尽量减少电容负载。2019年12月4日星期三集成电路原理及应用山东理工大学电气与电子工程学院109.2.1集成逻辑门电路及应用（1）常用逻辑门电路图形符号9.2集成门电路和中规模组合逻辑电路1.集成逻辑门电路1)与非门ABY1AB&1Y2)或非门BAY2AB2Y≥12019年12月4日星期三集成电路原理及应用山东理工大学电气与电子工程学院113)与门ABY34)或门BAY4AB&3YAB≥14Y5)非门AY56)与或非门CDABY6AB&CD6Y≥1A15Y2019年12月4日星期三集成电路原理及应用山东理工大学电气与电子工程学院127)异或门BABABAY7AB=17Y（2）反相器与缓冲器74LS04、CD4069管脚排列图14VCC131211986A76543216Y5A5Y4A4Y1A1Y2A2Y3A3YGND11111174LS041014VDD13121110986A76543216Y5A5Y4A4Y1A1Y2A2Y3A3YVSS111111CD40692019年12月4日星期三集成电路原理及应用山东理工大学电气与电子工程学院13（3）与门和与非门VCC4B76543214A4Y3B3A3Y1A1B1Y2A2B2YGND&&74LS00&&&141312111098VCC4B4A4Y3B3A3Y1A1B1Y2A2B2YGND&&74LS08&&&14131211109876543211413121110982D2CNC2B2A2Y1A1BNC1C1D1YGND74LS20&&&VCC76543211A1B1Y2Y2A2BVSS&&CD4011&&&VDD4B4A4Y3Y3B3A76543211413121110982019年12月4日星期三集成电路原理及应用山东理工大学电气与电子工程学院142.集成门电路的应用（1）定时灯光提醒器R125kΩ+RP510kΩR21kΩR31kΩVD1绿VD2红C3300µF关开3V123411IC-1IC-22019年12月4日星期三集成电路原理及应用山东理工大学电气与电子工程学院152.集成门电路的应用（2）定时声音提醒器R133kΩ234++6VSA1BLC1RP4.7MΩ1000µFR25.1kΩC20.1µFVT19013R31kΩSA21234610958121371114IC1-1IC1-2IC1-3IC1-412019年12月4日星期三集成电路原理及应用山东理工大学电气与电子工程学院162.集成门电路的应用（3）双音门铃电路~220VSA1TVD1~VD4+6VIC1-1IC1-2IC1-3IC2-1IC2-2IC2-3IC2-4R136.9kΩ&&&&VD5VD6VT111112345612568910121311390134BLIC1:CD4069IC2:CD4011VD1~VD6:IN44148C122µFR324kΩC40.047µFC30.1µFR25.3kΩC2220µF2019年12月4日星期三集成电路原理及应用山东理工大学电气与电子工程学院179.2.2中规模组合逻辑电路1.编码器编码：用文字、符号或者数字表示特定对象的过程(用二进制代码表示不同事物)。分类：二进制编码器2n→n二—十进制编码器10→4或普通编码器优先编码器2019年12月4日星期三集成电路原理及应用山东理工大学电气与电子工程学院18（1）二进制编码器用n位二进制代码对N=2n个信号进行编码的电路。3位二进制编码器(8线-3线)编码表输入输出I0I7是一组互相排斥的输入变量，任何时刻只能有一个端输入有效信号。输入输出000001010011100101110111Y2Y1Y0I0I1I2I3I4I5I6I73位二进制编码器I0I1I6I7Y2Y1Y0I2I4I5I32019年12月4日星期三集成电路原理及应用山东理工大学电气与电子工程学院19函数式逻辑图—用或门实现—用与非门实现76542IIIIY76321IIIIY75310IIIIY7654IIII7632IIII7531IIIIY0Y1Y2≥1≥1≥1I7I6I5I4I3I2I1I0&&&Y0Y1Y24567IIII23II01II2019年12月4日星期三集成电路原理及应用山东理工大学电气与电子工程学院20二－十进制编码器是将十进制的十个数码0~9编成对应的二进制代码的电路。几种常用编码二-十进制编码8421码、余3码、2421码、5211码、余3循环码、右移循环码循环码（反射码或格雷码）ISO码、ANSCII（ASCII）码（2）二－十进制编码器其他编码2019年12月4日星期三集成电路原理及应用山东理工大学电气与电子工程学院218421BCD码编码器的真值表输入输出Y3Y2Y1Y0I0I1I2I3I4I5I6I7I8I900000001001000110100010101100111100010012019年12月4日星期三集成电路原理及应用山东理工大学电气与电子工程学院22优先编码：允许几个信号同时输入，但只对优先级别最高的进行编码。（3）优先编码器74LS148输出使能端YS74LS148：输入低电平有效低电平有效8个信号输入端I0～I7，优先顺序I7I0输入使能端ST优先编码工作状态标志端YES3个二进制码输出端Y2Y1Y02019年12月4日星期三集成电路原理及应用山东理工大学电气与电子工程学院23输入输出1××××××××ST0I2I3I4I5I6I7I1I011111111111110×××××××00××××××010×××××0110××××01110×××011110××0111110×0111111001111111优先编码器74LS148功能表2Y1Y0YESYSY1111000001001010100101101100011010111001111012019年12月4日星期三集成电路原理及应用山东理工大学电气与电子工程学院24VCCGNDYS1234567816151413121110974148I4I5I6I7STY1Y2YESI3I2I1I0Y0优先编码器74LS148电路及引脚&&&&&&&&&&&&&≥1≥1≥1111Y0Y1Y2111111111YSYESI0I1I2I3I5I6I7I4ST&2019年12月4日星期三集成电路原理及应用山东理工大学电气与电子工程学院252.集成译码器译码是编码的逆过程，是将具有特定含义的一组代码“翻译”出它的原意。&&&&&&&&111111&1A0A1A2S2S3Y0Y1Y2Y3Y4Y5Y6Y7S1VCCS1A0A11234567816151413121110974LS138A2GNDS2S3Y7Y0Y1Y2Y3Y4Y5Y6(1)3线－8线译码器74LS1382019年12月4日星期三集成电路原理及应用山东理工大学电气与电子工程学院2674LS138的真值表1S2S3S2A1A0A0Y1Y2Y3Y4Y5Y6Y7Y0×××××11111111××1×××11111111×1××××11111111