《计算机组成原理A》练习：3、简答题

第1页共3页1．简述计算机运算器部件的主要功能。答：运算器部件是计算机五大功能部件中的数据加工部件。运算器的首要功能是完成对数据的算术和逻辑运算，由其内部的ALU承担。运算器的第二项功能是暂存将参加运算的数据和中间结果，由其内部的一组寄存器承担。另外，运算器通常还作为处理机内部传送数据的重要通路。2.举例说明运算器中的ALU通常可以提供的至少5种运算功能，运算器中使用多累加器的好处是什么？答：ALU通常应提供加、减、与、或、异或等多种算术及逻辑运算功能；运算器中使用多累加器有利于减少运算器执行运算过程中访问内存储器的次数，即可以把一些中间结果暂存在累加器中，有利于提高计算机的运行效率。3.简述浮点运算器的作用，它由哪几部分组成？答：浮点运算器是主要用于对计算机内的浮点数进行运算的部件。浮点数通常由阶码和尾数两部分组成，阶码是整数形式的，尾数是定点小数形式的。这两部分执行的操作不尽相同，因此，浮点运算器总是由处理阶码和处理尾数的这样两部分逻辑电路组成。4.一条指令通常有哪些部分组成？简述各部分的功能。答：通常情况下，一条指令是由操作码和操作数地址两部分内容组成。其中第一部分是指令的操作码，它确定了本条指令是执行算术、逻辑、读写等多种操作中的哪一种功能，计算机为每条指令分配了一个确定的操作码。第二部分是指令的操作数地址，用于给出被操作的信息(指令或数据)的地址，包括参加运算的一或多个操作数所在的地址、运算结果的保存地址、程序的转移地址，被调用的子程序的入口地址等。5.确定一台计算机的指令系统并评价其优劣，通常应从哪几个方面考虑？答：主要从以下四个方面进行考虑：(1)指令系统的完备性，常用指令齐全，编程方便；(2)指令系统的高效性，程序占内存空间少，运行速度快；(3)指令系统的规整性，指令和数据使用规则统一简单，易学易记；(4)指令系统的兼容性，同一系列的低档计算机的程序能在新的高档机上直接运行。6.计算机指令中要用到的操作数一般可以来自哪些部件？答：(1)CPU内部的通用寄存器。此时应在指令字中给出用到的寄存器编号(寄存器名)，通用寄存器的数量一般为几个、十几个，故在指令字中须为其分配2、3、4、5或更多一点的位数来表示一个寄存器。(2)外围设备(接口)中的一个寄存器。通常用设备编号、或设备入出端口地址、或设备映像地址(与内存地址统一编址的一个设备地址编号)来表示。(3)内存储器的一个存储单元。此时应在指令字中给出该存储单元的地址。7.按照操作数的的个数不同，把指令分成哪几种？答：按照操作数的的个数不同，把指令分为下面四种：(1)无操作数指令；(2)单操作数指令；(3)双操作数指令；(4)多操作数指令。8.什么是指令周期？举例说明一个指令周期往往要包含哪几个执行步骤？答：指令周期通常是指计算机执行一条指令所用的时间。一个指令周期往往要包含几个执行步骤，例如可能包括读取指令、指令译码和读寄存器组、ALU执行运算、读写内存或接口、数据写回寄存器组这5个步骤。9.举例说明计算机中的寄存器寻址，寄存器间接寻址，从形式地址得到操作数的寻址处理过程。答：(1)寄存器寻址，形式地址为寄存器名(或编号)，寄存器中的内容为操作数。(2)寄存器间接寻址，形式地址为寄存器名(或编号)，寄存器中的内容为操作数的地址，再读一次内存得到操作数。10.硬连线控制器是使用什么子部件来区分和表示指令不同的执行步骤的？它的基本工作原理是什么？答：在硬连线控制器中，由节拍发生器(timing)来区别指令不同的执行步骤的。节拍发生器是由几个触发器电路实现的典型的时序逻辑电路，它为指令的每一个执行步骤提供一个节拍状态信号，而节拍状态的变换标明了一条指令执行步骤的次序关系。11.简述控制器在整机中的起到的作用和它的基本功能。答：控制器部件是计算机的五大功能部件之一，其作用是向整机中包括控制器在内的每个部件提供协同运行所需要的控制信号。计算机的最本质的功能是连续执行指令，而每一条指令往往又要分成几个执行步骤才得以完成。所以，控制器的基本功能是，依据当前正在执行的指令和它当前所处的执行步骤，形成并提供在这一时刻整机各部件要用到的控制信号，并且决定下一步将进入哪个执行步骤。12.简述微程序控制器的基本工作原理。答：微程序控制器是用多条微指令解释执行每一条指令的功能，硬件组成中的核心线路是一个被称为控制存储器的部件(用ROM芯片实珑)，用于保存由微指令(指令一个执行步骤用到的控制信号的集合〉组成的微程序。在程序执行过程中，将按照指令及其执行步骤，依次从控制存储器中读出一条微指令，用微指令中的微命令字段控制各执衍部件的运行功能，并用下地址字段形成下一条微指令的地址，使得微程序可以连续运行。13.微程序控制器通常运用于什么场合？为什么？答：微程序控制器通常在性能要求不是特别高的系列计算机系统得到普遍应用，相对硬连线控制器其运行速度较慢，难以使用在性能要求特别高的计算机系统中。14.多级结构的存储器是由哪3级存储器组成的？每一级存储器使用什么类型的存储介质，这些介质第2页共3页的主要特性是什么？答：多级结构的存储器是由高速缓存、主存储器和虚拟存储器组成的。高速缓冲存储器使用静态存储器芯片实现，主存储器通常使用动态存储器芯片实现，而虚拟存储器则使用快速磁盘设备上的一片存储区。前两者是半导体电路器件，以数字逻辑电路方式进行读写，后者则是在磁性介质层中通过电磁转换过程完成信息读写。15.计算机的存储器系统设计是如何实现“容量大”、“速度快”和“成本低”的要求的？答：将存储器系统设计成高速缓冲存储器、主存储器和辅助存储器组成的多级结构。其中高速缓冲存储器的存取速度与CPU速度处于同一个数量级，但其具有价格高、功耗大、集成度低的特点，所以不适合用作大容量的存储器；主存储器的存取速度略低，价格略高，具有集成度高、功耗低的特点，用来存储经常使用的数据和程序；辅助存储器是存取速度相对较慢但存储容量较大的存储器，用来存储不常用的大部分程序和数据。16.静态存储器和动态存储器器件的特性有那些主要区别？各自主要应用在什么地方？答：由于动态存储器集成度高，生产成本低，被广泛地用于实现要求更大容量的主存储器。静态存储器读写速度快，生产成本高，通常多用其实现容量可以较小的高速缓冲存储器。17.什么是高速缓冲存储器？在计算机系统中它是如何发挥作用的？答：高速缓冲存储器是一个相对主存来说容量很小、速度特快、用静态存储器器件实现的存储器系统。它的作用在于缓解主存速度慢、跟不上CPU读写速度要求的矛盾，它的实现原理是：把CPU最近最可能用到的少量信息(数据或指令)从主存复制到CACHE中，当CPU下次再用这些信息时，它就不必访问慢速的主存，而直接从快速的CACHE中得到，从而提高了得到这些信息的速度，使CPU有更高的运行效率。18．高速缓冲存储器在计算机系统中的主要作用是什么？用什么类型的存储器芯片实现，为什么？答：高速缓冲存储器是一个相对主存来说容量很小、速度特快、用静态存储器器件实现的存储器系统。它的作用在于缓解主存速度慢、跟不上CPU读写速度要求的矛盾。它的实现原理是：把CPU最近最可能用到的少量信息(数据或指令)从主存复制到CACHE中，当CPU下次再用这些信息时，它就不必访问慢速的主存，而直接从快速的CACHE中得到，从而提高了得到这些信息的速度，使CPU有更高的运行效率。19.Cache有哪3种基本映像方式？直接映像方式的主要优缺点是什么？答：Cache存储器通常使用3种映像方式，它们是全相联映像方式、直接映像方式、组相联映像方式。直接映像是简单的地址映像，地址变换速度较慢，且遇到冲突替换时，只要将所在的块替换出来，不需要替换算法，硬件实现更简单，但它的命中率略低。20.在计算机中采用多级结构的存储器系统，是建立在程序的什么原理之上的？这一原理主要体现在哪些方面？答：多级结构的存错器系统的运行原理是建立在程序运行的局部性原理之上的。它主要体现在如于3个方面：(1)时间方面，在一小段时间内，最近被访问过的程序和数据很可能再次被访问；(2)空间方面，这些最近被访问过的程序和数据，往往集中在一小片存储区域中；(3)在指令执行顺序方面，指令的顺序执行比转移执行的可能住要大。21．从功能区分，总线由哪3个部分(3种类型)组成，各自对计算机系统性能有什么影响。答：计算机的总线从它们承担的功能可以分为数据总线、地址总线和控制总线3种类型，数据总线的位数和它的工作频率的乘积正比于数据传送的最高吞吐量，地址总线的位数决定了可以直接访问的内存空间范围。22.在教学计算机的总线设计中，提到并实现了内部总线和外部总线，这指的是什么含义？他们是如何连接起来的？如何控制二者之间的通断以及数据传送的方向？答：在教学计算机的总线设计中，CPU一侧使用的数据总线被称为内部总线，在内存储器和I/O接口一侧使用的数据总线被称为外部总线，他们经过双向三态门电路实现相互连接，而双向三态门电路本身就有一个选择接通或断开两个方向的数据信息的控制信号，还有另一个选择数据传送方向的控制信号，只要按照运行要求正确地提供出这2个控制信号即可。23．开中断，关中断的含义是什么？它们的作用是什么？答：通常是在CPU内部设置一个“中断允许”触发器，只有该触发器被置为“1”状态，才允许CPU响应中断请求，该触发器被置为“0”状态，则禁止CPU响应中断请求。为此，在指令系统中，为操作“中断允许”触发器，应设置“开中断”指令(置“1”中断允许触发器)和“关中断”指令(清“0”中断允许触发器)。24.简述总线的串行传送、并行传送、复用传送和数据包传送四种基本信息传输方式的特点。答：串行传送方式是n位字长的数据通过一条通信信号线一位一位地传送；并行传送方式是字长n位的数据由n条信号同时传送，数据传输的速度当然快多了；复用传送方式也就是将数据分时分组传送的方式，它由同步信号控制，在一组通信线上采用分时的办法，轮流地并行传送不同组信号。这种方式减少了信号线的数目，提高了总线的利用率，同时也降低了成本，但影响了整体的传输速度；数据包传送方式是将被传送的信息组成一个固定的数据结构，通常包含数据、地址和时钟等信息，这样减少了通信中同步操作的时间。25.什么是总线周期？答：总线周期，通常指的是通过总线完成一次内存读写操作或完成一次输入/输出设备的读写操作所必需的时间。依据具体的操作性质，可以吧一个总线周期分为内存读周期，内存写周期，I/O读周期，I/O写周期4种类型。26.解释术语：数据传送控制。第3页共3页答：交换数据的过程中，通信设备的双方都需要对时间上的配合关系进行控制，这就是数据传送控制，或称为总线通信控制，通常又称为同步问题。常用的数据传送控制有同步通信和异步通信两种方式。27.什么是数据传送控制中的异步通信方式？答：交换数据的过程中，通结设备的双方都需要对时间上的配合关系进行控制，这就是数据传送控制，或称为总线通信控制，通常又称为同步问题。数据传送时双方使用各自的时钟信号的通信方式称为异步通信方式。异步通信的双方采用应答方式（又称握手方式)解决数据传输过程中的时间配合关系，而不是使用同一个时钟信号进行同步。为此，CPU必须再提供一个时钟信号，通知接收设备接受已发送过去的数据。接收设备还将用这一时钟信号作为自己接收数据时的选通信号。28.什么是数据传送控制中的同步通信方式？答：交换数据的过程中，通信设备的双方都需要对时间上的配合关系进行控制，这就是数据传送控制，或称为总线通信控制，通常又称为同步问题。数据在总线上传送时双方使同一个时钟信号进行同步的通信方式称为同步通信方式。这个共用的时钟信号通常由CPU的总线控制逻辑提供，这里称它为总线时钟。一个或几个总钱时钟周期构成一个总线周期，每个周期完成一次数据传输，总线周期的长短，还需要与被读写部件的存取时间相配合。由于通信双方使用同一时钟信号，完成对地址、控制和数据信号的送出与接收，所以有比较高的数据传输率。29.什么是总线仲裁？答：数据传输总要在计算机的两个部件之间进行，必须由总线主设备首先启动这次传输过程，即申请总线