8421BCD―余3码转换

VHDL程序并行语句的应用一、实训目的1.巩固编译、仿真VHDL文件的方法。2.掌握VHDL程序并行语句的应用。二、实训器材计算机与QuartusⅡ工具软件。三、实训指导（一）实训原理8421BCD-余3码转换电路的真值表如表3-1所示。表3-18421BCD-余3码转换电路的真值表输入输出a3a2a1a0y3y2y1y000000011000101000010010100110110010001110101100001101001011110101000101110011100（二）实训步骤1.设计输入VHDL文件（1）建立工程项目。（2）建立VHDL文件。（3）用条件信号赋语句或选择信号赋值语句等并行语句设计VHDL文件。VHDL代码如下：LIBRARYieee;USEieee.std_logic_1164.ALL;ENTITYysmzhISPORT(a:INSTD_LOGIC_VECTOR(3DOWNTO0);y:OUTSTD_LOGIC_VECTOR(3DOWNTO0));ENDysmzh;ARCHITECTUREaOFysmzhISBEGINPROCESS(a)BEGINCASEaISWHEN0000=y=0011;WHEN0001=y=0100;WHEN0010=y=0101;WHEN0011=y=0110;WHEN0100=y=0111;WHEN0101=y=1000;WHEN0110=y=1001;WHEN0111=y=1010;WHEN1000=y=1011;WHEN1001=y=1100;WHENOTHERS=NULL;ENDCASE;ENDPROCESS;ENDa;2.编译仿真VHDL文件（1）编译VHDL文件。如果有错误，检查并纠正错误，直至最后通过。（2）仿真VHDL文件。认真核对输入/输出波形，检查设计的功能是否正确。8421BCD-余3码转换的仿真波形图如图3-1所示。图3-18421BCD-余3码转换仿真波形图四、实训总结通过本次试验我掌握了VHDL文件的编译与仿真，同时巩固了VHDL程序并行语句的应用。