通信原理实验1

通信原理实验——𝐇𝐃𝐁𝟑码型变换姓名学号同组成员指导教师王琴时间2014/11/26目录一、实验目的................................................................................................................1二、实验仪器................................................................................................................1三、实验预习................................................................................................................11、HDB3编码原理................................................................................................12、HDB3解码原理................................................................................................23、HDB3编译码电路............................................................................................24、定时提取原理...................................................................................................3四、实验内容................................................................................................................41、HDB3码变换规则验证....................................................................................42、HDB3码译码和时延测试..............................................................................103、HDB3编码信号中同步时钟分量定性观测..................................................114、HDB3译码位定时恢复测试..........................................................................14五、思考题..................................................................................................................16六、参考文献..............................................................................................................171姓名：徐丽淼学号：12211043班级：通信1202第九周星期三第四大节实验名称：𝐇𝐃𝐁𝟑码型变换一、实验目的1、掌握HDB3编码规则、编码和解码原理。2、了解锁相环的工作原理和定时提取原理。3、了解输入信号对定时提取的影响。4、了解信号的传输延时。5、了解AMI/HDB3编译码集成芯片CD22103。二、实验仪器1、ZH5001A通信原理综合实验系统一台2、20MHz双踪示波器一台三、实验预习1、𝐇𝐃𝐁𝟑编码原理（1）当连“0”码的个数不大于3时，HDB3编码规律与AMI码相同，即“1”码变为“+1”、“–1”交替脉冲；（2）当代码序列中出现四个连“0”码或超过4个连“0”码时，把连“0”段按4个“0”分节，即“0000”，并使第四个“0”码变为“1”码，用V脉冲表示，这样即可消除长连“0”现象。为了便于识别V脉冲，使V脉冲极性与前一个“1”脉冲极性相同，这样就破坏了AMI码极性交替的规律，所以V脉冲为破坏脉冲，把V脉冲与前3个连“0”称为破坏节“000V”；（3）为保证最终脉冲序列无直流分量，则插入的破坏点之间也要保证极性交替变化；（4）为了保证（2）、（3）两条件成立，必须使相邻的破坏点之间有奇数个“1”码。如果原序列中破坏点的“1”码为偶数个，则必须补为奇数，即将破坏节中的第一个“0”码变为“1”，用B脉冲表示，这时破坏节变为“B00V”。B脉冲极性与前一“1”脉冲极性相反，而B脉冲极性与V脉冲极性相同。得分22、𝐇𝐃𝐁𝟑解码原理每个破坏点总与前一非“0”码元同极性。也就是说，从接收到的信号中找到破坏点V很容易，而V码及其前面三个码元必为连续的三个“0”，从而将恢复四个连“0”，再讲所有–1变为+1后即可得到原码。3、𝐇𝐃𝐁𝟑编译码电路HDB3编译码系统组成框图如下图一所示。图一AMI/HDB3编译码模块组成框图当它的第三脚（HDB3/AMI）接+5V时为HDB3编译码器。编码时，需输入NRZ码及时钟信号，CD22103编码输出两路并行信号+HDB3out（15脚TPD03）和–HDB3out（14脚TPD04），他们都是半占空比的正脉冲信号，分别与AMI和HDB3码的正极性信号及负极性信号相对应。这两路信号通过一个差分放大器（UD02A）后，得到AMI或HDB3码。通过由运算放大器构成的相加器（UD02B），输出HDB3码的单极性码输出（TPD08）。译码时，需将AMI或HDB3码变换成两路单极性信号分别送到CD22103的第11、13脚，此任务由双/单变换电路来完成。通常译码之后TPD07与TPD01的波形一致，但由于当前的输出HDB3码字可能与前4个码字有关，因而HDB3的编译码时延较大。3该模块内各点测试点的安排如下①TPD01：编码输入数据（256kbps）②TPD02：256kHz编码输入时钟（256kHz）③TPD03：HDB3输出+④TPD04：HDB3输出–⑤TPD05：HDB3输出（双极性码）⑥TPD06：译码输入时钟（256kHz）⑦TPD07：译码输出数据（256kbps）⑧TPD08：HDB3输出（单极性码）4、定时提取原理位定时提取电路采用锁相环方法。在系统工作中锁相环年将接收端的256kHz时钟锁定在发端的256kHz的时钟上，来获得系统的同步时钟，如HDB3接收的同步时钟及后续电路同步时钟。该锁相环模块的框图见图二。输入端的带通滤波器是由运算放大器及阻容器件组成的有源带通滤波器，中心频率为256kHz时钟信号，输出的信号是一个幅度和周期都不恒定的准正弦信号。对此信号进行限幅放大处理后得到幅度恒定、周期变化的脉冲信号，但仍不能将此信号作为译码器的位同步信号。经UP04A和UP04A两个除二分频器（共四分频）变为64kHz信号，进入UP01鉴相输入A脚；VCO输出的512kHz输出信号经UP02进行八分频变为64kHz信号，送入UP01的鉴相输入B脚。经UP01内部鉴相之后的误差控制信号经环路滤波器滤波送入UP01的压控振荡器输入端。正常时，VCO锁定在外来的256kHz频率上。4图二锁相环组成框图该模块内各点测试点的安排如下①TPP01：256kHz带通滤波器输出②TPP02：隔离放大器输出③TPP03：鉴相器A输入信号（64kHz）④TPP04：VCO输出信号（512kHz）⑤TPP05：鉴相器B输入信号（64kHz）⑥TPP06：环路滤波器输出⑦TPP07：锁定指示检测（锁定时为高电平）⑧TPD08：HDB3输出（单极性码）四、实验内容1、𝐇𝐃𝐁𝟑码变换规则验证首先将输入信号的选择跳线开关KD01设置在M位置(右端)、单/双极性码输出选择开关设置KD02设置在2_3位置（右端：单极性）、AMI/HDB3编码开关KD03设置在HDB3位置（左端），是该模块工作在HDB3码方式。（1）通过CMI编码模块内的m序列类型选择跳线开关KX02的设置，产生7位周期m序列。用示波器同时观测输入数据TPD01和AMI输出双极性编码数据TPD05波形及单极性编码数据TPD08波形，观测时用TPD01同步。分析观测输入数据与输出数据是否满足AMI编码关系，画下一个m序列周期的测试波形。5①输入数据TPD01，输出AMI双极性编码数据TPD05的波形从示波器可以看出输入一个周期的数据如下：输入数据1110010HDB3双极性码数据0010-11-1可知，输入数据与输出数据满足AMI编码关系，只是输出数据有延时，且由于数据中没有4位连0所以AMI与HDB3码一样。6②输入数据TPD01，输出单极性编码数据TPD08的波形从示波器可以看出输入一个周期的数据如下：输入数据1110010HDB3单极性码数据00-10-1-1-17（3）使输入数据端口悬空产生全1码（方法同1），重复步骤1）。输入数据1111111HDB3双极性码数据1-11-11-118输入数据1111111HDB3单极性码数据-1-1-1-1-1-1-19（4）使输入数据为全0码（方法同1），重复步骤1）。输入数据0000000HDB3双极性码数据01-100-1110输入数据0000HDB3单极性码数据00-1-12、𝐇𝐃𝐁𝟑码译码和时延测试将输入数据选择跳线开关KD01设置在M位置（右端）；将CMI编码模块内的m序列类型选择跳线开关KX02设置在2_3位置（右端），产生7位周期m序列；将锁相环模块内输入信号选择跳线开关KP02设置在HDB3位置（左端）。（1）用示波器同时观测输入数据TPD01和HDB3译码输出数据TPD07波形，观测时用TPD01同步。分析观测HDB3编码输入数据与HDB3译码输出数据关系是否满足HDB3编译码系统要求，画下测试波形。11从图中可以看出，HDB3大概有8个时钟的延时，与理论相同：编码译码各4个时钟时延。3、𝐇𝐃𝐁𝟑编码信号中同步时钟分量定性观测将输入数据选择跳线开关KD01设置在M位置（右端），通过CMI编码模块内的m序列类型选择跳线开关KX02的设置，产生15位周期m序列；将锁相环模块内输入信号选择跳线开关KP02设置在HDB3位置（左端）。（1）将极性码输出选择跳线开关KD02设置在2_3位置（右端）产生单极性码输出，用示波器测量模拟锁相环模块TPP01、TPP02波形；然后将跳线开关KD02设置在1_2位置（左端）产生双极性码输出，观测TPP01、TPP02波形变换。12单极性码时，经过256kHz滤波器，得到了准正弦信号，但是因为带通滤波器不是理想的，所以正弦信号不是很完美。正弦信号经过运放放大后，我们得到了接收时钟信号。13双极性码时，经过256kHz滤波器，没有得到准正弦信号，并且正弦信号经过运放放大后，没有接收时钟信号。由此可知，HDB3单极性码含有时钟分量，双极性码不含有时钟分量或是较少的时钟分量。（2）将极性码输出选择跳线开关KD02设置在2_3位置（右端）产生单极性码输出，使输入数据为全1码（方法见1），测试模拟锁相环模块TPP01点的同步时钟分量波形步骤，记录并分析测试结果。由图可知，我们得到了近乎完美的正弦波。14（3）使输入数据为全0码（方法见1），重复上述步骤2）,记录测试结果。由图可知，我们虽然得到了正弦波，但波形并不是很完美。综上所述，HDB3码是否含有时钟分量与发送的序列