CMOS反相器的分析与设计

第3章CMOS反相器的分析与设计第3章CMOS反相器的分析与设计3.1CMOS反相器的结构和基本特性3.2CMOS反相器的直流特性3.3CMOS反相器的瞬态特性3.4CMOS反相器的设计23.1CMOS反相器的结构和基本特性NMOS管的衬底接地，PMOS管的衬底接VDD。输入端——栅极输出端——？极如何判断分析器中NMOS和PMOS器件的源漏区？是否有衬偏效应？34CMOSInverterVDDGNDInputOutput特点：Vin作为PMOS和NMOS的共栅极；Vout作为共漏极；VDD作为PMOS的源极和体端；GND作为NMOS的源极和体端VDDVVinouttVVinout反相器的逻辑符号3.1CMOS反相器的结构和基本特性若输入为“1”(Vin=VDD)：VGSN=VDD，VGSP=0VNMOS导通，PMOS截止输出“0”(Vout=0V)outinVV53.1CMOS反相器的结构和基本特性若输入为“0”(Vin=0V)：VGSN=0V，VGSP=－VDDNMOS截止，PMOS导通输出“1”(Vout=VDD)outinVV63.1CMOS反相器的结构和基本特性无比电路数字电路中作为开关使用(导通电阻、截止电阻)NMOS——下拉开关，PMOS——上拉开关73.2CMOS反相器的直流特性3.2.1直流电压传输特性3.2.2直流转移特性3.2.3直流噪声容限83.2.1CMOS反相器的直流电压传输特性输出电平与输入电平之间的关系：直流电压传输特性(VTC)NMOS与PMOS可以同时导通：并始终有如下关系：DNDPII,,GSNinDSNoutGSPinDDDSPoutDDVVVVVVVVVV93.2.1CMOS反相器的直流电压传输特性Vin=VTN的垂直线：NMOS截止/导通Vin=VDD+VTP的垂直线：PMOS导通/截止Vin－VTN=Vout的斜线：NMOS饱和区/线性区Vin－VTP=Vout的斜线：PMOS线性区/饱和区103.2.1CMOS反相器的直流电压传输特性(1)0≤Vin≤VTN，NMOS截止，PMOS线性Vin在一定范围变化(0～VTN)，Vout始终保持VDD。220DNDPPinTPDDinTPoutoutDDIIKVVVVVVVV113.2.1CMOS反相器的直流电压传输特性(2)VTNVinVout+VTP，NMOS饱和，PMOS线性Vout随Vin的增加而非线性地下降,Kr=KN/KP为比例因子。2221222NinTNPinTPDDinTPoutoutinTPinTPDDrinTNKVVKVVVVVVVVVVVVKVV123.2.1CMOS反相器的直流电压传输特性(3)Vout+VTP≤Vin≤Vout+VTN，NMOS饱和，PMOS饱和221NinTNPinTPDDrTNDDTPitrKVVKVVVKVVVVK133.2.1CMOS反相器的直流电压传输特性(3)Vout+VTP≤Vin≤Vout+VTN，NMOS饱和，PMOS饱和Vit：逻辑阈值电平(转换电平)，VTC垂直下降如果VTN=-VTP，KN=KP，则Vit=VDD/2，Vout/Vin趋向于无穷大。14221NinTNPinTPDDrTNDDTPitrKVVKVVVKVVVVK3.2.1CMOS反相器的直流电压传输特性(4)Vout+VTNVinVDD+VTP，NMOS线性，PMOS饱和Vout随Vin的增加而非线性地下降。22212221NinTNinTNoutPinTPDDoutinTNinTNinTPDDrKVVVVVKVVVVVVVVVVVK153.2.1CMOS反相器的直流电压传输特性(5)VDD≥Vin≥VDD+VTP，NMOS线性，PMOS截止Vin在一定范围变化(VDD+VTP～VDD)，Vout始终保持0。2200DPDNNinTNinTNoutoutIIKVVVVVV163.2.1CMOS反相器的直流电压传输特性Vin=VTN的垂直线：NMOS截止/导通Vin=VDD+VTP的垂直线：PMOS导通/截止Vin－VTN=Vout的斜线：NMOS饱和区/线性区Vin－VTP=Vout的斜线：PMOS线性区/饱和区17183区的高度为两个阈值之和VoltageTransferCharacteristic(VTC)VDDVVinoutVout+VTP=VinVout+VTN=Vin3.2.1CMOS反相器的直流电压传输特性理想VTC曲线：(1)为输出高电平区，(2)、(3)、(4)为转变区，(5)为输出低电平区。其中(3)表现为垂线段。实际VTC曲线：(3)不再是垂线段；偏移。193.2.1CMOS反相器的直流电压传输特性VTC的偏移：20221NinTNPinTPDDrTNDDTPitrKVVKVVVKVVVVK3.2.2CMOS反相器的直流转移特性直流转移特性：直流导通电流Ion随Vin的变化而发生的变化VTC的输出高/低电平区：Ion=0VTC的转变区：Ion≠0Vin=Vit时，Ion达到最大值：22peakNitTNPitTPDDIKVVKVVV213.2.3CMOS反相器的直流噪声容限直流噪声容限：允许的输入电平变化范围由单位增益点确定噪声容限：在VTC的(2)区和(4)区，分别可以找到增益为1的位置；分别作为输入低电平的最大值VILmax和输入高电平的最小值VIHmin；maxmaxmin0NLILILNHDDIHVVVVVV223.2.3CMOS反相器的直流噪声容限如果Kr=1,VTN=－VTP=VTmaxmin318451843184ILDDTIHDDTNLNHDDTVVVVVVVVVV采用对称设计的CMOS反相器有相同的输入高电平和输入低电平的噪声容限。233.2.3CMOS反相器的直流噪声容限由逻辑阈值确定噪声容限：若Vit=VDD/2，VNHM=VNLM＝VDD/2。实际情况，VNHMVNLM，最大直流噪声容限由min{VNHM,VNLM}决定。0NLMititNHMDDitVVVVVV2425例题一个CMOS反相器，Kr=1，设VDD=5V，VTN=0.8V，VTP=-1V，Cox=4.6×10-8F/cm2，μn=500cm2/Vs、μp=200cm2/Vs。由逻辑阈值点确定的最大噪声容限为多少？221NinTNPinTPDDrTNDDTPitrKVVKVVVKVVVVK26反相器的直流噪声容限数字电路中信号在VDD和Gnd之间转换，各种干扰信号，可能使得电路中某些结点的信号电平偏离理想电平（VDD，Gnd），产生所谓的噪声噪声会对电路的可靠性造成影响i(t)InductivecouplingCapacitivecouplingPowerandgroundnoisev(t)VDD27数字电路具有可恢复逻辑特性可恢复逻辑特性不可恢复逻辑特性VDD3.3CMOS反相器的瞬态特性3.3.1负载电容3.3.2输出电压的上升时间和下降时间3.3.3传输延迟时间的计算3.3.4电路的最高工作频率283.3.1CMOS反相器的负载电容三部分：MOS管的漏-衬底pn结电容CDBN和CDBP；下级电路的输入电容Cin；互连线引起的寄生电容Cl。LDBNDBPlinCCCCC293.3.1CMOS反相器的负载电容pn结电容用平均电容代替：如果连线较短，连线寄生电容Cl可以忽略。,,,,DBNDNjAavDNjPavDBPDPjAavDPjPavCACPCCACPC30310.25mmCMOSCapacitances31021011bijpjPbijjAVVCCVVCCW/L=0.36um/0.25um的NMOS（LD,S＝0.625um）根据设计规则，计算出栅和漏端的电容如果考虑反偏电压和适当的版图优化，二者基本相等，漏端电容甚至更小些fFCfFLWCCfFWLCCfFCfFWCCCfFWLCCoutDjswswDjbottominOGSGDoxG9.0,45.0)2(,45.076.0,11.0,54.0''3.3.1CMOS反相器的负载电容Cin由下级电路全部NMOS和PMOS的栅电容构成。11()NNLDBNDBPGNiGPiDBNDBPNPioxiiCCCCCCCWWLC栅电容决定于栅面积(W×L)和单位面积栅氧化层电容Cox。323.3.2CMOS反相器输出电压的上升/下降时间定义：输出上升时间(tr)：V10%～V90%输出下降时间(tf)：V90%～V10%333.3.2CMOS反相器输出电压的上升/下降时间(1)阶跃输入的上升时间PMOS的导通电流是对负载电容充电的电流：Vout≤－VTP时，PMOS饱和：Vout从V10%上升到－VTP的时间：outLDPdVCIdt20outLPTPDDdVCKVVdt10%12TPLPDDTPVVCtKVV343.3.2CMOS反相器输出电压的上升/下降时间(1)阶跃输入的上升时间Vout－VTP时，PMOS线性：Vout从－VTP上升到V90%的时间：总上升时间：22outLPDDTPoutTPdVCKVVVVdt90%290%2ln2()DDTPLPDDTPDDVVVCtKVVVV10%90%290%221ln2()0.11.921ln2()0.1TPDDTPLrPDDTPDDDDTPLTPDDDDTPPDDTPDDDDTPVVVVVCtKVVVVVVCVVVVKVVVVV353.3.2CMOS反相器输出电压的上升/下降时间(2)阶跃输入的下降时间NMOS的导通电流是对负载电容放电的电流：Vout≥VDD－VTN时，NMOS饱和：VoutVDD－VTN时，NMOS线性：outLDNdVCIdt2outLNDDTNdVCKVVdt22outLNDDTNDDTNoutdVCKVVVVVdt363.3.2CMOS反相器输出电压的上升/下降时间(2)阶跃输入的下降时间总的下降时间：若参数对称，则两时间相等。两时间主要由负载电容和导电因子决定。10%90%210%221ln20.11.921ln2()0.1TNDDTNLfNDDTNDDTNTNDDDDTNLNDDTNDDDDTNVVVVVCtKVVVVVVVVVCKVVVVV373.3.2CMOS反相器输出电压的上升/下降时间(3)非阶跃输入情况负载电容的充电或放电电流是NMOS和PMOS电流之差：计算复杂，很难给出解析解。上升/下降时间不仅与反相器的参数有关，还与输入信号的波形有关。outLDPDNdVCIIdt383.3.3CMOS反相器传输延迟时间的计算tPHL，tPLH，2pHLpLHpttt393.3.3CMOS反相器传输延迟时间的计算近似认为tPLH内只有PMOS导通，tPHL内只有NMOS导通：用最大导通电流的一半作为平均电流：对称设计