西南交大数字电子技术第2章.

西南交通大学微电子研究所InstituteofMicroelectronicsSWJTU第2章半导体晶体管及基本逻辑门电路《数字电子技术基础》如何实现逻辑运算？——开关逻辑电路思想•上述电路实现“非”逻辑。电路中电子器件的“闭合”与“断开”、以及输出的低与高对应逻辑变量取值0或1。•如何构建简单方便易于集成的电子开关？2vO=VCCRVCCvO=0VCCRSS(a)输出逻辑1(b)输出逻辑0现代数字集成电路中主要用到的开关器件•MOS管或BJT管甚至二极管等器件都可以作为电子“开关”应用于现代数字电路设计。3MOS管的基本分类：（一种载流子）N沟道P沟道P沟道N沟道MOS增强型耗尽型开启阈值电压0开启阈值电压0BJTNPNPNP双极性的基本分类:(两种载流子)二极管教学要求1.了解MOS管、BJT的开关特性;2.掌握CMOS及TTL门电路结构、基本工作原理;3.正确理解CMOS、TTL逻辑元件的主要电气性能参数。第2章半导体晶体管及基本逻辑门电路2.1CMOS逻辑2.2双极性逻辑2.3常用逻辑产品系列规格2.1CMOS逻辑2.1.1MOS管开关特性2.1.2CMOS反相器及CMOS逻辑基本电气特性2.1.3其它常用CMOS基本门电路2.1.1MOS管开关特性p+n+n+p+p+n+BSDGGBSDn阱p型衬底•金属氧化物半导体场效应晶体管（MetalOxideSemiconductorFieldEffectTransistor,简称MOSFET或MOS管）•MOS管按沟道导电载流子的带电极性类型不同可分为N（电子型）沟道和P（空穴型）沟道，分别简称NMOS管和PMOS管。•NMOS管和PMOS管均包含四个端口：漏极(Drain)、栅极(Gate)、源极(Source)、衬底(Bulk)•MOS管通过栅极电压来实现漏极和源极间沟道的调控，是一种电压控制开关器件。其中，源极定义为提供载流子（NMOS器件中为电子，PMOS器件中为空穴）的终端，而漏极定义为收集载流子的终端；•器件衬底（Bulk）极性与源极及漏极相反，存在寄生PN结，在使用时需要将该PN结反偏，即：将MOS的衬底接源极，或者分别将NMOS衬底接地、PMOS器件衬底接电源电压1.半导体MOS器件2.MOS管的一些基本电路符号形式8DBSGGSBDDSGGSDGDSBGDSNMOSPMOS3.NMOS管I-V特性三极管区（可变电阻区）饱和区iDSVGS≤VTHVDS=VGS-VTHVGS递增截止区VDS≥VGS-VTHVDS≤VGS-VTHVDS0DSGiDSVGSVDS0iDSVGSVTH•根据其传输特性曲线，可以发现其通道电流（导通电阻）受VGS控制，且存在一个控制阈值（门限）电压：VTH，当VGS≤VTH时，电流微弱。相当于一个半导体电子开关。•PMOS器件具有类似的特性！各区域电压-电流公式可参考教材VDDvINvOUTIDSRL4.MOS开关应用示例——以电阻为负载的NMOS反相器vINvIN=VTH(NMOS阈值电压)vOUTVDD有静态功耗如何构建没有静态功耗的逻辑门呢•当vINVTH时，NMOS管处于截止区，vOUT接近VDD，NMOS等效电阻很大，NMOS管相当于处于关断状态的开关；•当vINVTH，且有VDSVGS-VTH时，NMOS处于饱和区，vOUT下降且斜率增大，所以NMOS等效电阻降低，NMOS管相当于逐渐开启的开关；•当vIN增加到足够大，这时VDS下降到以至于VDSVGS-VTH时，NMOS处于三极管区，vOUT接近0V，下降斜率减小，这时NMOS等效电阻很低，NMOS管相当于开启的开关。iDSVGS递增VDS0VGS=0VGS=VDDVDS=VDD-IDSRLvINvOUTVTHVDS=VGS-VTHVDDVDD三极管区饱和区截止区作图发求解其传递特性2.1.2CMOS反相器及CMOS逻辑基本电气特性1.CMOS逻辑门——非vi(A)0vO(L)1（1）逻辑状态真值表10MPMNVDDvINvOUT电路图vINvGSnvGSpMNMPvOUT0V0V5V截止导通5V5V5V0V导通截止0V电气状态表VTHn=0.7VVTHp=-0.7VVDD=5VVTHn+|VTHp|（2）逻辑表达式：ALAL（3）逻辑符号：2.采用作图法可求得其输入输出电压传递特性及静态电流vOUT(V)ID(mA)1234500.00.20.40.60.81.0VGSn=5VVGSn=4VVGSn=3VVGSn=1VVGSn=2VVGSn=2.5VVGSn=0VVSGp=4VVSGp=5VVSGp=3VVSGp=1VVSGp=2VVSGp=2.5VVSGp=0VvIN(V)123450012345vOUT(V)MPMNVDDvINvOUTIDID(mA)0.00.20.40.60.81.0VTHnVTHp(a)(c)ABCDEFGABCDEFG(b)•当vIN由低向高上升时，电路的工作点开始由A→B→C→D→E→F→G转移；•当VTHnvINVDD-VTHp，MN和MP均导通，有电流ID流过MN和MP，当vOUT接近1/2VDD附近时电流最大，这时MN和MP均在饱和区。133.CMOS逻辑直流噪声容限从CMOS反相器的传递特性可知，输入电压vIN偏离正常的低电平（GND）而略微升高时，输出并不会立即发生跳变；同样，输入电压vIN偏离正常的高电平（VDD）而略微降低时，输出也不会立即发生跳变。因此，在保证输出高、低电平逻辑功能不变的约束下，允许输入信号的高、低电平可以在一定范围内取值，这个范围称为输入端逻辑电平的直流噪声容限(DCnoisemargin)。低态高态不正常状态VDDGNDVOHminVIHminVILmaxVOLmaxVNHVNL•VOHmin：输出为高态时的最小输出电压；•VIHmin：能保证输出为可识别的高态时的最小输入电压；•VOLmax：输出为低态时的最大输出电压；•VILmax：能保证输出为可识别的低态时的最大输入电压；低态高态不正常状态VDDGNDVOHminVIHminVILmaxVOLmaxVNHVNL从最坏情况考虑，前一级输出高电平的最小值VOHmin距离下一级输入高电平的最小值VINmin之电压差便是输入为高电平时的噪声容限，记为VNH；前一级输出低电平的最大值VOLmax距离下一级输入低电平的最大值VILmax之电压差便是输入为低电平时的噪声容限,记为VNL。minminNHOHIHVVVmaxmaxNLILOLVVV实际CMOS器件的传输特性会随着电源电压、温度、输出负载等条件的不同而改变，一般CMOS产品实际测试表明在输出高、低电平变化不大于0.1VDD时，输入信号高、低电平允许的变化容限不大于30%VDD。可见CMOS电路的直流噪声容限大小与VDD相关，VDD越高则直流噪声容限越大。4.CMOS逻辑转换时间与传输延迟（1）转换时间trtftrtfVIHminVILmax(a)(b)(c)•逻辑电路的输出从一种状态变为另一种状态所需的时间就成为转换时间（Transitiontime）。•(a)所示为理想的零时间输出状态转换。•(b)所示的更接近实际电路的波形，在这种波形中，其波形从低态到高态的转换时间称为上升时间（tr，risetime），从高态到低态的转换时间称为下降时间（tf，falltime），受电路结构的影响，上升时间和下降时间可能不相同。•电气级的分析中，实际的波形如图（c）所示。实际的上升和下降时间本质上表示的是电压在低态与高态之间转换时，经过高低状态之间“不正常状态”所需要的时间。这种转换所需要的时间也制约着电路的工作速度。VIHmin=90%峰值VILmax=10%峰值（2）传输延迟•传播延时tp（propagationdelay）是指一个逻辑激励信号输入信号通路后，到相应的响应信号输出所经历的时间。•由于二值逻辑电路中存在上升沿和下降沿，所以输入到输出信号通路上存在两个不同的传播延时：（1）输出从高到低变化时，输入变化引起相应输出变化的时间，记为tpHL；（2）输出从高到低变化时，输入变化引起相应输出变化的时间，记为tpLH。vINvOUTvAvBvINvAvBvOUTtPHLtPLH传输线传输线50%50%5.功耗•静态功耗：指的是当电路没有状态转换时的功耗，即门电路空载时电源总电流ID与电源电压VDD的乘积。•动态功耗：指的是电路在输出状态转换时的功耗，•对于TTL门电路来说，静态功耗是主要的。•CMOS电路的静态功耗非常低，CMOS门电路主要是动态功耗2.1.3其它常用CMOS基本门电路1.CMOS逻辑门:与非、或非、异或2.CMOS传输门3.漏极开路输出电路4.三态输出CMOS门电路5.施密特电路1.CMOS逻辑门（1）与非19ABLABMN1MP1MN2MP2L00011011截止导通截止导通导通导通导通截止截止导通截止截止截止截止导通导通1110(b)工作状态表•VTHn=0.7V;VTHp=-0.7V;VDD=5VVTHn+|VTHp|•逻辑0代表0V，逻辑1代表5V（正逻辑）ABLVDDMP1MP2MN1MN2(a)电路图LAB（2）或非20ABMN1MP1MN2MP2L00011011截止导通截止导通导通导通导通截止截止导通截止截止截止截止导通导通1000(b)工作状态表•VTHn=0.7V;VTHp=-0.7V;VDD=5VVTHn+|VTHp|•逻辑0代表0V，逻辑1代表5V（正逻辑）(a)电路图LABABLVDDMP2MP1MN2MN1ABL（3）异或21•VTHn=0.7V;VTHp=-0.7V;VDD=5VVTHn+|VTHp|•逻辑0代表0V，逻辑1代表5V（正逻辑）ABLVDDMP2MP1MN2MN1VDDMP4MP3MP5XMN4MN3MN5()()LABXABABABABABBABAXABX•当X=0时，LAB•当X=1时，0LABL2.CMOS传输门22（1）电路图（2）电路符号•CMOS传输门(Transmissiongate)是由一对PMOS和NMOS管并联构成的逻辑电平控制开关，并由一对相位相反的控制信号控制；•当控制信号C处于高电平时，PMOS和NMOS均导通，输入输出之间为低阻抗连接，A和B点导通；当C处于低电平时，PMOS和NMOS均截止，输入输出之间为高阻抗连接，A和B点断开。•轨到轨（VDD到GND）电压摆幅能力的；•具有双向传输能力，PMOS衬底接VDD、NMOS衬底接GND。GNDVDDC’MN1MP1vI/vOvI/vOvI/vOvI/vOC’CTGCABCMOS传输门应用•传输门的使用有时会带来电路的简洁高效，下图为一个由传送门构成的数据多路复用器电路(multiplexer)，实现二选一的功能，相比门电路构成的复杂逻辑选择系统，采用传输门的方式更为简洁、功耗低、延时也更小。数据多路复用器电路(multiplexer)SDYD0AU4U3U2U1SnotB逻辑门实现形式XZYSTGTG传输门实现形式3.CMOS漏极开路（OD）门•CMOS电路中为了满足输出电平变换、实现线与逻辑、作为短路开关等需求，将输出级电路结构改为一个漏极开路输出的MOS管，构成漏极开路输出（Open-DrainOutput）门电路,简称OD门。•为了达到尽量快的转换速度，OD门的上拉电阻应尽量小，从而减小低态到高态的转换RC时间常数。然而上拉电阻也不能任意小，需由OD门输出的最大吸收电流以及其最大输出低电平来决定。24VDD1VDD2RLABYABYOD门电路形式（与非）OD门电路符号（与非）基于OD门的线连逻辑(Wirelogic)•若用一个上拉电阻将多个漏极开路门电路连接在一起，就形成线连逻辑(Wirelogic)。当且仅当所有OD门的输出为高态（OD门开路），线连逻辑输出为高态，这里Z=Z1·Z2=(A·B)’·(C·D)’=(A·B+C·D)’。ABCDVDDRLZZ1Z24.