计算机组成测试题一参考答案

计算机组成测试题一参考答案一、填空题(每空1分，共20分)1.设二进制数X=2＋100×（—0.10101100），用15个二进制位来表示它的浮点数，阶码用5位，其中阶符用2位；尾数用10位，其中符号用2位（2100中的100为二进制数）（1）阶码用补码表示，尾数用原码表示的X的机器数为：阶码00100；尾数11.10101100。（2）阶码用移码表示，尾数用补码表示的X的机器数为：阶码01100；尾数11.01010100。2．生成多项式G（X）=X4+X1+X0对应的二进制数为10011，以此多项式进行CRC编码，其校验位的位数是4位。3.微程序控制器的核心部件是存储微程序的控制存储器，它一般用ROM构成。4.512K×16的存储器中，由64K×1的2164RAM芯片构成（芯片内是4个128×128结构），问总共需要128个RAM芯片，采用分散式刷新，如最大刷新间隔不超过2ms，则刷新信号的周期是15.6μs；若采用集中式刷新，设读写周期为0.1μs，存储器刷新一遍最少用12.8。刷新计数器有7位。5.微程序控制器中，微程序由若干条微指令组成，存放在控制存储器中；相应指令的第一条微指令的地址由操作码译码得到，之后下一条微指令的地址由微指令的下址字段指出。6.硬布线控制的控制器由逻辑线路直接连线产生全机所需的操作控制命令。7.虚拟存储器指的是主存－辅存层次，在运行时，CPU根据程序指令地址生成的地址是逻辑地址（虚地址），该地址经过转换形成物理地址（实地址）。8.CPU可以直接访问高速缓存（cache）和主存，但不能直接访问磁盘和光盘。二、选择题(每题1分，共15分)1.组成一个运算器需要多个部件，但下面所列(D)不是组成运算器的部件。A.状态寄存器B.数据总线C.ALUD.地址寄存器2.存储周期是指(D)。A.存储器的读出时间B.存储器进行连续读和写操作所允许的最短时间间隔C.存储器的写入时间D.存储器进行连续写操作所允许的最短时间间隔3.采用寄存器间接寻址方式，则操作数在(A)中。A.主存B.寄存器C.直接存取存储器D.磁盘4.在指令格式中，采用扩展操作码设计方案的目的是(C)。A.减少指令字长度B.增加指令字长度C.保持指令字长度不变而增加指令操作的数量D.保持指令字长度不变而增加寻址空间5.设相对寻址的转移指令占两个字节，第一字节是操作码，第二字节是相对位移量（用补码表示）。每当CPU从存储器取出第一个字节时，即自动完成（PC）+1→PC。若该指令的地址为2003H，要求转移到200AH地址，则该转移指令第二字节的内容应为(A)。A.05HB.06HC.07HD.08H6.关于超前进位加法器，以下叙述错误的是（B）。A.超前进位解决的问题是进位的传递速度B.各位的进位不仅与两个参加操作的数有关，还与低位的进位相关C.由于各位的操作数是同时给出的，各进位信号几乎可以同时产生D.运算速度高于串行进位加法器7.某一SRAM芯片，其容量为1024*8位，除电源和接地端外，该芯片引脚的最小数目为(A)。A.20B.22C.25D.308.计算机的存储系统是指（D）.A.RAMB.ROMC.RAM和ROMD.CACHE、主存和辅存9.在微程序控制方式中，机器指令和微指令的关系是(B)。A每一条机器指令由一条微指令来解释执行B每一条机器指令由一段(或一个)微程序来解释执行C一段机器指令组成的工作程序可由一条微指令来解释执行D一条微指令由若干条机器指令组成10.为使虚存系统有效的发挥其预期的作用，所运行的程序应具有的特性是(A)。A.该程序不应含有过多的I/O操作B.该程序的大小不应超过实际的内存容量C.该程序的大小不应小于实际的内存容量D.该程序的指令间相关不应过多11.相联存储器是按(C)进行寻址的存储器。A.地址指定方式B.堆栈存储方式C.内容指定方式D.地址指定方式和堆栈存储方式结合12.假设微处理器的主振频率为50MHZ，两个时钟周期组成一个机器周期，平均三个机器周期完成一条指令，则它的平均运算速度近似为(C)MIPS。A.2B.3C.8D.1513.下列叙述中，不能反映RISC特征的是(D)。A.简单的指令系统B.指令长度不可变C.执行每条指令所需的机器周期数的平均值小于2D.使用微程序控制器14.采用增量与下地址结合方式产生后继微指令地址，其基本思想是(B)。A、用程序计数器PC来产生后继微指令地址B、通过微指令顺序控制字段中由设计者指定或者由设计者指定的判断字段，控制产生后继微指令地址；C、用微程序计数加MPC来产生后继微指令地址；D、通过指令中指定一个专门字段来控制产生后继微指令地址。15.微型机系统中，主机和高速硬盘进行数据交换一般采用（D）方式。A.程序中断方式B.程序直接控制C.通道方式D.直接存储器存取（DMA）三、分析计算题(40分)1.(8分)已知x=0.101101，y=－0.100110，用补码二位乘法计算x×y。(要求过程)2.（6分）某计算机的字长为16位,存储器按字编址,访存指令如下：1511870OPMAM值寻址方式000直接寻址001间接寻址010变址寻址011相对寻址其中OP是操作码,M定义寻址方式，A为形式地址设PC和Rx分别为程序计数器和变址寄存器,字长为16位问:（1）该格式能定义多少种指令?（2）各种寻址方式的寻址范围为多少字?（3）写出各种寻址方式的有效地址EA的计算式。答:（1）因为操作码字段长度为5位（K位），因此能定义25=32种（2K种）操作；（2）根据不同寻址方式的特点，如下所示：01个字,即指令字1256个字（2M字）264k字（2N字）364k字（2N字）4256个字(PC值附近256个字)（2M字）（设机器字长为N位，指令的地址位长M位）（3）0EA=(PC)即操作数在指令码中1EA=A2EA=(A)3EA=(Rx)+A4EA=(PC)+A3．（6分）简述虚拟存储器的工作过程。答：1）将虚拟页号变换成实页号，可由查内页表实现，当有效位为1时，则形成主存地址访问主存，当有效位为0时，说明该页不在主存，则产生页面中断，转2；2）通过外部地址转换，到外存中去查找页面，将该页内容经过I/0处理机或者通道送入主存，此时，需确定调入页面装入主存的位置，则转3；3）查主存页表，若主存未装满，则只需找到空页面即可装入；若主存已装满，就需要通过替换算法寻找替换页面；4）在进行替换时，若被替换的页面已经被修改，则需先将其写回辅存，再把调入的页面装入主存。4．（8分）某计算机存储系统包含16KB结构为4路组相联的cache，主存容量为16MB，假设cache每块为16Bytes。1）cache和主存各分为多少组？2）写出主存的地址格式。3）cache的地址标记至少应为多少位？4）主存地址23E4F8H将映射到cache的哪一组？答：1）cache分成16K/(16*4)=256个组，每组4个块。主存分成256个组，每组4K个块2）主存的地址格式为：231511430主存字块标记组地址块内地址3）CACHE的地址标记为22位。4)23E4F8H，即：001000111110010011111000故映射到主存的第01001111组5．（6分）某计算机采用微程序控制器设计，已知每一条机器指令的执行过程均可分解成7条微指令组成的微程序，该机指令系统采用10位定长操作码格式。问1）控制存储器至少应能容纳多少条微指令？2）如何确定机器指令操作码与该指令微程序的起始地址的对应关系。给出具体方案。答：1）控制存储器中可容纳210×7＝7K条微指令。2）控制存储器中至少有7K个单元，故微地址为少为13位，可用操作码直接修改微地址的10位。可能采用的一种方案如下：OP10OP9OP8OP7OP6OP5OP4OP3OP2OP1μAR12μAR11μAR10μAR9μAR8μAR7μAR6μAR5μAR4μAR36．（6分）CPU执行一段程序时，cache完成存取的次数为5000次，主存完成存取的次数为200次。已知cache存取周期为40ns，主存存取周期为160ns。求：1）cache的命中率H。2）平均访问时间Ta答：H=5000/(5000+200)×100％＝96％Ta＝40×0.96+160×0.04＝44.8ns四、综合设计题(25分)1.（15分）用8K×8位的ROM芯片和8K×4位的RAM芯片组成存储器，其中RAM的地址为2000H～7FFFH，ROM的地址为C000H～FFFFH，CPU地址总线为A15~A0,数据总线为D7~D0,控制信号R/W＃(读/写)，MREQ＃(当存储器进行读或写操作时，该信号指示地址总线上的地址是有效的)。要求画出逻辑图。答：RAM：0010...0～0111...1(需6片8K×4的芯片)ROM：1100...0～1111...1(需2片8K×8的芯片)`A13~A15A12~A0D7~D0R/W#MREQ#3-8译码器2．（10分）某机采用微程序控制方式，微指令字长24位，水平型编码控制的微指令格式，共有微命令30个，构成4个相斥类，各包含5个、8个、14个和3个微命令，外部条件共3个且采用直接控制法。（1）控制存储器的容量应为多少？（2）设计出微指令的具体格式。答：1）控制存储器的容量位28×24位2）微指令的格式：3位4位4位2位3位8位下址字段3个转移条件5个微命令8个微命令14个微命令3个微命令3－8译码器4－16译码器4－16译码器2－4译码器