计算组成原理考试复习.

计算机组成原理——知识串讲2关于考试2满分：100分时间：120分钟题型和分值：一、填空题：15个，15分二、选择题：15个，15分三、简答题：4个，16分四、计算题：2个，24分五、分析题：1个，14分六、设计题：1个，16分3各章复习重点3概论★系统总线★★存储器★★★★★输入输出系统★计算机的运算方法★★★★指令系统★★★★CPU的结构和功能★★★★控制单元★第1-2章概论1、计算机系统的层次结构（理解）4用编译程序翻译成汇编语言程序用汇编程序翻译成机器语言程序用机器语言解释操作系统用微指令解释机器指令由硬件直接执行微指令软件硬件虚拟机器M4虚拟机器M3虚拟机器M2实际机器M1微程序机器M0第1-2章概论2、冯诺依曼计算机的特点（掌握）51.计算机由五大部件组成3.指令和数据用二进制表示4.指令由操作码和地址码组成6.以运算器为中心2.指令和数据以同等地位存于存储器，可按地址寻访5.存储程序按顺序存放第1-2章概论3、计算机的硬件框图（了解）（1）典型的冯诺依曼计算机结构6存储器输入设备运算器控制器输出设备第1-2章概论3、计算机的硬件框图（2）以存储器为中心的计算机结构7程序存储器输出设备输入设备运算器控制器数据结果计算第1-2章概论3、计算机的硬件框图（3）现代计算机的组成8ALUCPU主机I/O设备CU主存第1-2章概论4、计算机硬件的主要技术指标（掌握）（1）机器字长：CPU一次能处理数据的位数，与CPU中的寄存器位数有关（2）存储容量：存放二进制信息的总位数两种方法：存储单元个数×存储字长：64K×32位字节数：221=256KB（3）运算速度：主频：指CPU的时钟频率，目前以GHz为主流。时钟周期：计算机内操作的最基本时间单位，数值上=主频倒数。CPI：执行一条指令所需的时钟周期数。MIPS：每秒执行百万条指令。FLOPS：每秒浮点运算次数。9第3章系统总线1、总线的定义（掌握）总线是连接各个部件的信息传输线，是各个部件共享的传输介质，具有分时、共享的特点。2、总线分类（掌握）（1）片内总线：芯片内部的总线（2）系统总线：计算机各部件之间的信息传输线，根据系统总线传输信息的不同，分为数据总线、地址总线和控制总线。（3）通信总线：用于计算机系统之间或计算机系统与其他系统（如控制仪表、移动通信等）之间的通信。10第3章系统总线3、总线性能指标（掌握）（1）总线宽度：数据线的根数（2）总线传输周期：一次总线操作所需时间，总线周期（3）总线工作频率：总线操作频率，每秒内传送几次数据（4）总线带宽：每秒传输的最大字节数（MBps）总线带宽=总线宽度×总线工作频率4、总线结构及优缺点（了解）（1）单总线结构（2）双总线结构（3）三总线结构（4）四总线结构11第3章系统总线5、总线控制（掌握）掌握3种集中式控制方式的工作原理及优缺点12总线判优控制分布式集中式链式查询计数器定时查询独立请求方式(1)链式查询方式总线控制部件I/O接口0…BSBRI/O接口1I/O接口n…BG数据线地址线BS－总线忙BR－总线请求BG－总线同意I/O接口1(1)链式查询方式的特点控制线3根：总线状态BS，总线请求BR，总线同意BG仲裁过程：监控总线状态，发总线请求，等待总线同意，置总线状态优点：结构简单，易扩展缺点：响应慢；优先级固定;单点故障敏感；饥饿现象；0BS－总线忙BR－总线请求总线控制部件数据线地址线I/O接口0…BSBRI/O接口1I/O接口n设备地址(2)计数器定时查询方式I/O接口1计数器设备地址1控制线=2+⌈log2n⌉根：总线状态BS、总线请求BR、设备地址线仲裁过程：总线授权通过设备地址计数来判别优点：优先级可变化;故障不敏感；缺点：控制线数增多；响应慢；难扩展；控制复杂。(2)计数器定时查询方式特点排队器排队器(3)独立请求方式总线控制部件数据线地址线I/O接口0I/O接口1I/O接口n…BR0BG0BR1BG1BRnBGnBG－总线同意BR－总线请求控制线2n根：总线请求BR、总线同意BG，无总线状态信号仲裁过程：总线请求，等待总线同意优点：响应快；优先级可灵活变化;故障不敏感；扩展容易。缺点：控制线数增多；控制复杂。(3)独立请求方式特点三种方式比较第3章系统总线6、总线通信方式（了解）20由统一时标控制数据传送充分挖掘系统总线每个瞬间的潜力同步通信异步通信半同步通信分离式通信采用应答方式，没有公共时钟标准三种应答方式：互锁、半互锁、不互锁同步、异步结合第4章存储器1、存储器的分类（了解）（1）按存储介质分：半导体存储器、磁表面存储器、磁芯存储器、光盘存储器（2）按存取方式分：随机存储器、只读存储器、串行访问（3）按在计算机的作用分：21磁盘、磁带、光盘、磁盘阵列、网络存储系统等高速缓冲存储器（Cache）存储器主存储器辅助存储器MROMPROMEPROMEEPROMRAMROM静态RAM动态RAM第4章存储器2、存储器的层次结构（掌握）三级存储架构：高速缓存，主存储器，辅存存储器22存储器作用性能种类cache存储当前经常使用的程序和数据高速存取指令和数据速度快容量小半导体主存存放当前使用的程序和数据，能和cache交换数据和指令中间半导体辅存存放大量的后备程序和数据容量大成本低磁盘磁带光盘23第4章存储器3、大端方式和小端方式（了解）23【例】按大端、小端方式将0x12345678存入存储器字地址字节地址111098765478563412840字地址字节地址12345678840大端方式(BigEndian)：最高位字节存放在最低位地址，内存从最低地址开始按顺序存放（高位数字先写）。小端方式(LittleEndian)：最低位字节存放在最低位地址，内存从最低地址开始按顺序存放（低位数字先写）。第4章存储器4、主存技术指标（掌握）24(2)存储速度(1)存储容量(3)存储器的带宽主存存放二进制代码的总位数读出时间写入时间存储器的访问时间•存取时间•存取周期读周期写周期单位时间内存储器存取的信息量位/秒第4章存储器5、半导体存储芯片的基本结构（掌握）25译码驱动存储矩阵读写电路片选线读/写控制线地址线…数据线…芯片容量1K×4位地址线（单向）数据线（双向）104片选线读/写控制线（低电平写高电平读）（允许读）WE（允许写）OECSCE第4章存储器6、半导体存储器的译码驱动方式（掌握）（1）线选法260,015,015,70,7读/写控制电路地址译码器字线015……16×8矩阵………07D07D位线读/写选通A3A2A1A0……00000,00,7…0…07…D07D读/写选通读/写控制电路第4章存储器（2）重合法27A3A2A1A0A40,310,031,031,31Y地址译码器X地址译码器32×32矩阵……A9I/OA8A7A56AY0Y31X0X31D读/写……00000000000,031,00,31……I/OD0,0读第4章存储器7、静态RAM：双稳态触发器（了解）8、动态RAM：电容（了解）9、动态RAM的刷新（掌握）（1）集中刷新（2）分散刷新（3）异步刷新28(4)动态RAM刷新①集中刷新（存取周期为0.5s）“死时间率”为128/4000×100%=3.2%“死区”为0.5s×128=64s周期序号地址序号tc0123871387201tctctctc3999VW01127读/写或维持刷新读/写或维持3872个周期（1936s）128个周期（64s）刷新时间间隔（2ms）刷新序号••••••tcXtcY••••••以128×128矩阵为例tC=tM+tR读写刷新无“死区”②分散刷新（存取周期为1s）(存取周期为0.5s+0.5s)以128×128矩阵为例W/RREF0W/RtRtMtCREF126REF127REFW/RW/RW/RW/R刷新间隔128个存取周期…③分散刷新与集中刷新相结合（异步刷新）对于128×128的存储芯片（存取周期为0.5s）将刷新安排在指令译码阶段，不会出现“死区”“死区”为0.5s若每隔15.6s刷新一行每行每隔2ms刷新一次W/RW/RW/RW/RW/RW/RW/RW/RREFREFtCμs0.5μs0.5μs0.5tC15.6μs15.6μs第4章存储器10、存储器与CPU的连接（掌握）32用1K×4位存储芯片组成1K×8位的存储器？片(1)位扩展（增加存储字长）10根地址线8根数据线2片DD……D0479AA0•••21142114CSWE第4章存储器10、存储器与CPU的连接33(2)字扩展（增加存储字的数量）用1K×8位存储芯片组成2K×8位的存储器11根地址线8根数据线？片2片1K×8位1K×8位D7D0•••••••••••••••WEA1A0•••A9CS0A101CS1第4章存储器34(3)字、位扩展用1K×4位存储芯片组成4K×8位的存储器8根数据线12根地址线8片A8A9A0...D7D0…A11A10CS0CS1CS2CS3片选译码……………………1K×41K×41K×41K×41K×41K×41K×41K×4WE第4章存储器例4.1解:(1)写出对应的二进制地址码(2)确定芯片的数量及类型0110000000000000A15A14A13A11A10…A7…A4A3…A0…01100111111111110110100000000000…01101011111111112K×8位1K×8位RAM2片1K×4位ROM1片2K×8位(3)分配地址线A10~A0接2K×8位ROM的地址线A9~A0接1K×4位RAM的地址线(4)确定片选信号CBA0110000000000000A15A13A11A10…A7…A4A3…A0…01100111111111110110100000000000…01101011111111112K×8位1片ROM1K×4位2片RAM2K×8位ROM1K×4位RAM1K×4位RAM………&PD/ProgrY5Y4G1CBAG2BG2A……MREQA14A15A13A12A11A10A9A0…D7D4D3D0WR…………例4.1CPU与存储器的连接图………(1)写出对应的二进制地址码例4.2假设同前，要求最小4K为系统程序区，相邻8K为用户程序区。(2)确定芯片的数量及类型(3)分配地址线(4)确定片选信号1片4K×8位ROM2片4K×8位RAMA11~A0接ROM和RAM的地址线例4.3设CPU有20根地址线，8根数据线。并用IO/M作访存控制信号。RD为读命令，WR为写命令。现有2764EPROM(8K×8位),外特性如下：用138译码器及其他门电路（门电路自定）画出CPU和2764的连接图。要求地址为F0000H~FFFFFH,并写出每片2764的地址范围。…D7D0CEOECE片选信号OE允许输出PGM可编程端PGM…A0A12第4章存储器11、存储器的校验（1）奇偶校验码（掌握）（2）海明码（了解）12、多体交叉存储器（掌握）413.多体并行系统(1)高位交叉M0……M1……M2M3…………体内地址体号体号地址000000000001001111010000010001011111100000100001101111110000110001111111顺序编址高位交叉结构特点：某个模块进行存取时，其他模块不工作。优点：某一模块出现故障时，其他模块可以照常工作，通过增添模块来扩充存储器容量比较方便。缺点：各模块串行工作，存储器的带宽受到了限制。M0……M1……M2M3…………体号体内地址地址000000000001000010000011000100000101000110000111111100111101111110111111(2)低位交叉各个体轮流编址低位交叉结构特点：连续地址分布在相邻的不同模块内，同一个模块内的地址是不连续的。优