组合逻辑电路设计设计05(第五章A-传统设计).

数字电路与逻辑设计杨泓渊第5章：组合逻辑电路5-1概述5-2组合逻辑电路分析5-3组合逻辑设计5-4竞争与冒险吉林大学仪器科学与电气工程学院：数字电路与逻辑设计5-1概述数字电路与逻辑设计：第4章组合逻辑电路组合逻辑电路定义若一个逻辑电路在任何时刻的输出稳定信号仅取决于该时刻的输入信号，而与过去的输入信号无关，或者与输入信号作用前的电路状态无关，则该逻辑电路称为组合逻辑电路。组合逻辑电路特点：1.功能：任意时刻的输出仅取决于输入2.电路结构：不含存储或记忆元件组合逻辑电路1a2ana1y2ymy组合逻辑电路的框图组合逻辑电路的输入/输出关系可以用逻辑函数来表示。组合逻辑电路的类型单输出组合逻辑电路多输出组合逻辑电路5-2组合逻辑电路分析数字电路与逻辑设计：第4章组合逻辑电路依据给定逻辑电路，找出其输出与输入之间的逻辑关系。•组合逻辑电路分析的一般步骤：1.依据电路写出输出函数表达式，对表达式进行化简；2.列写真值表，对其功能进行总结；•组合逻辑电路分析举例5-3组合逻辑设计根据题目要求完成逻辑功能设计，并在特定条件下实现该逻辑功能，这一过程称为“逻辑设计”。逻辑设计是逻辑分析的逆过程。在实际应用中，设计要求一般以文字形式给出，因此逻辑设计的首要任务是将文字描述抽象为逻辑关系（从逻辑代数角度给出其描述）。对于组合逻辑设计而言，即从“问题描述”抽象出“逻辑表达式”。在实现逻辑设计时，根据所采用物理器件的不同（基本元件如各种逻辑门，中规模功能块，CPLD/FPGA等大规模电路），需要对逻辑表达式进行必要的变换，以适应物理器件的结构。一、逻辑抽象分析因果关系，确定输入/输出变量定义逻辑状态的含意（赋值）二、逻辑功能描述：列出真值表，布尔表达式，HDL语言等三、选定器件类型，根据具体器件进行调整：（基本逻辑门）对逻辑式化简（中规模逻辑器件MSI）变换（PLD）将HDL语句封装为完整程序代码四、画出逻辑电路图，或下载到PLD组合逻辑设计步骤5-3-1基于门电路的组合逻辑设计例1:(直接由问题描述写出逻辑表达式，1类)设计一家庭报警电路，当应急（PANIC）输入为1；或者当使能(ENABLE)输入为1，离开(EXITING)输入为0，并且房屋不安全时，报警(ALARM)输出为1。当门(DOOR)，窗(WINDOW)，车库(GARAGE)输入都为1时，房屋是安全的。例2：(无法直接写出逻辑表达式，2类)设计一个3位二进制数的检测电路，当输入的3位二进制数为质数时，输出为1。例3:(无法直接写出逻辑表达式，2类)设计一个1bit全加器。输入X,Y,CI输出Z,CO课后请对照教材学习以下内容常用中规模集成（组合逻辑）电路：编码器、译码器、数据选择器、加法器、数值比较器，要求：分析并熟悉其逻辑功能特点（教材P145~P160）。①10-100逻辑门。②常用组合逻辑电路集成而来。③专有一种基本功能，并可改装、重组为其他逻辑功能。5-3-2基于中规模集成（组合逻辑）电路的组合逻辑设计一、二进制加法器能够并行产生两个N位二进制数的“算术和”的逻辑部件。*逐位进位二进制加法器rippleadder74LS82,74LS83:4位串行进位加法器*超前进位二进制并行加法器根据所有输入信号同时产生各个进位。1()iiiiiiCABCABiPiG74x28374x83A：4bit超前进位二进制全加器，管脚结构。二、编码器（encoders）2N个输入N个输出其他输入输出控制端普通编码器优先编码器普通编码器的问题（冲突）74LS1488线-3线优先编码器EI：使能输入EO：使能输出GS：编码有效输出I7~I0：编码输入A2~A0：编码输出“0”为有效输入电平74LS148功能表二-十进制编码器：74LS147将输入（代表十进制数字）编码为8421BCD码三、译码器（decoders）编码器的逆过程。分类•二进制译码器•二-十进制译码器•七段译码器将N个输入变量变换为2N个输出，每个输出对应N个变量的一个最小项或者最大项（取决于电路结构）。•二进制译码器N个输入2N个输出一个或多个使能端74x138(又称3-8译码器)Y0=?使能输入码值译码结果输出•七段译码器74LS47四、数据选择器（multiplexer）2N个数据输入，N个选择信号输入，依据N个选择信号的取值从2N个输入数据中选择一个送到输出端。BAD0D1D2D3Y000XXX000100010010011001010100101110011001001101100111010011111四选一数据选择器真值表74x1518选1MUX数据选择器又称多路选择器，多路开关，简写为MUX。四、数值比较器（comparator）用于比较两个4位自然二进制数的大小。基于中规模集成电路的组合逻辑设计方法在熟悉并深刻理解常用中规模逻辑部件功能的基础上，将问题转化为选用逻辑部件的功能。设计时应充分利用逻辑部件的功能以及各个控制端，在门电路的基础上将问题进行进一步的抽象化，类似汇编语言与高级程序设计语言之间的关系（如C）。*设计实例1、用3-8译码器74LS138结合必要的逻辑门实现逻辑函数：)7,3,2,0(mF画出逻辑连接图。逻辑图5-3-3基于VHDL的组合逻辑设计本部分内容单独讲解5-4竞争与冒险竞争冒险(hazard)毛刺(glitch)数字电路与逻辑设计：第4章组合逻辑电路•竞争与冒险的产生在逻辑电路中，多个输入信号在传输过程中受逻辑门固有延迟、逻辑门级数、导线长度等因素的影响，导致其到达输出端的时间有先有后，这种现象称为竞争现象。由于竞争可能导致逻辑电路产生错误的输出，称为冒险。组合逻辑电路中的冒险是一种瞬态现象，表现为输出端出现不应有的尖脉冲（毛刺）。•冒险现象的判断1、代数法若某个变量X同时以原变量和反变量的形式出现在函数表达式中，并且在一定条件下该函数表达式可变换为X+X或者XX的形式，则该函数表达式对应的电路在X发生变化时，可能会由于竞争产生冒险现象。2、卡诺图法在卡诺图中，若两个卡诺圈相切，则该电路可能产生冒险现象。•消除冒险现象的方法1、增加冗余项2、输出端滤波3、利用选通脉冲（同步方法）输出端滤波“选通脉冲法”避开冒险现象示例()FSelAA第五章到此结束