第五章时序逻辑电路.

《数字电子技术基础》《数字电子技术基础》电子课件郑州大学电子信息工程学院2019年12月18日《数字电子技术基础》第五章时序逻辑电路《数字电子技术基础》5.1概述一、时序逻辑电路的特点1.功能上：任一时刻的输出不仅取决于该时刻的输入，还与电路原来的状态有关。例：串行加法器，两个多位数从低位到高位逐位相加2.电路结构上①包含存储电路和组合电路②存储器状态和输入变量共同决定输出《数字电子技术基础》二、时序电路的一般结构形式与功能描述方法《数字电子技术基础》可以用三个方程组来描述：),,,,,,(),,,,,,(),,,,,,(2121212122212111nlnnnmmnlnnnnlnnnqqqxxxfyqqqxxxfyqqqxxxfy),,,,,,(),,,,,,(),,,,,,(2121212122212111lnkklnlnqqqxxxgwqqqxxxgwqqqxxxgw),,,,,,(),,,,,,(),,,,,,(2121121212122121111nlnnklnlnlnnknnlnnknqqq驱动方程状态方程输出方程向量函数的形式),(),(),(1nnnQXFYQWHQQXGW《数字电子技术基础》三、时序电路的分类1、同步时序逻辑电路与异步时序逻辑电路同步：所有触发器状态的变化都在同一cp下同时发生异步：没有统一的cp,触发器状态的变化不是同时发生2、Mealy型和Moore型Mealy型：Moore型：仅取决于电路状态有关、与)Q(FYQX)Q,X(FY《数字电子技术基础》5.2同步时序电路的分析方法5.2.1同步时序电路分析的一般步骤分析：找出给定时序电路的逻辑功能即找出在输入和CP作用下，电路的次态和输出。一般步骤：①从给定的逻辑图写出每个触发器的驱动方程（即触发器输入信号的逻辑式），得到整个电路的驱动方程②将驱动方程代入触发器的特性方程，得到状态方程③从给定电路写出输出方程《数字电子技术基础》《数字电子技术基础》例：=1&1&&1J1K1J1KC1C11ACP1Q2QY122111QAKJKJ1、每个触发器的驱动方程2、将驱动方程代入JK触发器的特征方程1nQJQKQ2112111QQAQQQnn根据逻辑图写出输出方程2121QQAQAQY《数字电子技术基础》3、电路的状态转换表卡诺图《数字电子技术基础》4、状态转换图5、时序图《数字电子技术基础》5.2.2异步时序逻辑电路的分析方法各触发器的时钟不同时发生例：&1J1K1J1KC1C1CP1Q2QY1J1KC13Q1J1KC10Q&1CP2CP3CP3Q2Q1Q0Q111111,11,1,131232213100KQQJKJKQJKJ1、根据逻辑图写驱动方程时由时由时由下降沿时01)(01)(01)(31031213212123101311010CPCPQQQQQCPQQQCPCPQQQQCPQQnnnn2、将驱动方程代入QKQJQn1《数字电子技术基础》3、状态转换图状态转换表《数字电子技术基础》5.3寄存器5.3.1数码寄存器①逻辑功能：将数码或运算结果或指令信息（用二进制表示）暂时存放起来。②组成：由触发器和门电路组成。具有接受数据、存放数据、输出数据功能。③分类：数码寄存器和移位寄存器。①存放二进制数码的寄存器称为数码寄存器②寄存器中的触发器只要求具有置1、置0的功能③可用同步RS结构触发器、主从结构或边沿结构的触发器组成数码寄存器《数字电子技术基础》维-阻触发器结构的74LS175功能有异步置状态无关存入，与此前后的时，将01757430DD~DcpLS()DR《数字电子技术基础》CC4076（三态输出的4位寄存器）《数字电子技术基础》5.3.2移位寄存器一、右移移位寄存器1DRC11DRC11DRC11DRC1SRDCPRC0Q1Q2Q3Q右移串行输入并行输出右移串行输出①可实现数据的并行-串行转换②若把串入端和串出端连接在一起，则构成右移环移寄存器3QSRD《数字电子技术基础》二、左移移位寄存器1DRC11DRC11DRC11DRC1SLDCPRC0Q1Q2Q3Q左移串行输入并行输出左移串行输出《数字电子技术基础》器件实例：74LS194，左/右移，并行输入，保持，异步置零等功能三、双向移位寄存器《数字电子技术基础》1S0S1S0S111111012010011011QnQQQSQSRDSSQSSQSSQSSS的工作状态就可以选择通过控制19401SS工作状态0XX置零100保持101右移110左移111并行输入2D1S0S1SDR1S《数字电子技术基础》例：清零后连续加入CP脉冲，分析其逻辑功能。解：S0S1=01，所以74LS194执行右移逻辑功能。DIR=，因此状态转换方程为：1QnnnQQQQQQQDQQQQ)()()(1231123IR10123《数字电子技术基础》扩展应用（四位八位）《数字电子技术基础》5.4计数器•用于计数、分频、定时、产生节拍脉冲等•分类：按时钟分，同步、异步按计数过程中数字增减分，加、减和可逆按计数器中的数字编码分，二进制、二-十进制和循环码…按计数容量分，十进制，60进制…•“模”：计数器所能记忆的最大脉冲个数《数字电子技术基础》5.4.1、同步计数器1.同步二进制加法计数器①原理：根据二进制加法运算规则可知：在多位二进制数末位加1，若第i位以下皆为1时，则第i位应翻转。由此得出规律，若用T触发器构成计数器，则第i位触发器输入端Ti的逻辑式应为：)1,,2,1(100121niQQQQQTijjiii《数字电子技术基础》《数字电子技术基础》器件实例：74LS161工作状态X0XXX置0（异步）10XX预置数（同步）X1101保持（包括C）X11X0保持（C=0）1111计数ETEPLDRCPD《数字电子技术基础》2.同步二进制减法计数器原理：根据二进制减法运算规则可知：在多位二进制数末位减1，若第i位以下皆为0时，则第i位应翻转。由此得出规律，若用T触发器构成计数器，则第i位触发器输入端Ti的逻辑式应为：)1,,2,1(100121niQQQQQTijjiii《数字电子技术基础》3.同步二进制可逆计数器解决方案：将加法计数器和减法计数器合并，再通过一根加/减控制线来选择加法或减法器件实例74LS191功能表：《数字电子技术基础》5.4.2同步十进制计数器基本原理：在四位二进制计数器基础上修改，当计到1001时，则下一个cp电路状态回到0000。301203TQQQQQ30210310230101QQQQQTQQTQQTT一、加法计数器《数字电子技术基础》二、减法计数器基本原理：对二进制减法计数器进行修改，在0000时减“1”后跳变为1001，然后按二进制减法计数就行了。2103321102321010)()(1QQQTQQQQQTQQQQTT《数字电子技术基础》器件实例：74160（同步十进制加法计数器）工作状态X0XXX置0（异步）10XX预置数（同步）X1101保持（包括C）X11X0保持（C=0）1111计数ETEPLDRCPD三、集成同步十进制计数器《数字电子技术基础》器件实例：74LS190（同步十进制加/减法计数器）《数字电子技术基础》例1：用74161构成模256同步加法计数器LDCDRCPET0D1D2D3DEP0Q1Q2Q3Q74161(1)LDCDRCPET0D1D2D3DEP0Q1Q2Q3Q74161(2)CP1LDCDRCPET0D1D2D3DEP0Q1Q2Q3Q74161(1)LDCDRCPET0D1D2D3DEP0Q1Q2Q3Q74161(2)CP11第一种连接方法：第二种连接方法：《数字电子技术基础》例2：用两片74160构成60秒计时电路LDCDRCPET0D1D2D3DEP0Q1Q2Q3Q74160(1)LDCDRCPET0D1D2D3DEP0Q1Q2Q3Q74160(2)CP1&片（1）从0000~1001计数，当从1001返回到0000时，片（1）的进位信号为1，即片（2）计数一次。而当片（1）计数50个脉冲时，片（2）已计数五次，状态为，片（1）再从0000计数到1001时，经与非门后使，再有一个脉冲，两片74160同时置零，即完成从0~59的计数。若的周期为1/60秒，则此接法可实现60秒计时，计时脉冲输出端为片（2）的。01010123QQQQ0LD《数字电子技术基础》5.4.3异步计数器一、二进制计数器1J1KC1R1J1KC1R1J1KC1R&CPDR10Q1Q2QC基本原理（加法）：每一位从“1”变“0”时，向高位发出进位，使高位翻转1Q0Q0t0t2Q0tCP0t000001010011111110101100注：减法同加法类似，不同在于每一位从“0”变“1”时，向高位发出进位，使高位翻转《数字电子技术基础》二、异步十进制计数器加法基本原理：在4位二进制异步加法计数器上修改而成，要跳过1010~1111这六个状态1J1KC1R1J1KC1R1J1KC1RCPDR1J1KC1R&0Q1Q2Q3Q1Q0Q0t0t2Q0tCP0t3Q0t《数字电子技术基础》器件实例：二－五－十进制异步计数器74LS190三、集成异步计数器常见的异步二进制加法计数器产品主要有4位的（74LS293、74LS393、74HC393等）、7位的（如CC4024等）、12位的（如CC4040等）和14位的（如CC4060等）几种类型。0CP1CP0Q1Q2Q3Q1J1KC1RS1J1KC1R11J1KC1R11J1KC1R&S&&91S92S01R02R《数字电子技术基础》1CP0CP91S92S01R02R0Q1Q2Q3Q74LS9074LS90178140CP1CPNC01R91S02R92SNC0Q1Q2Q3QCCVGND《数字电子技术基础》5.4.4任意进制计数器的构成方法用已有的N进制芯片，组成M进制计数器，是常用的方法。N进制M进制MNMN《数字电子技术基础》1、MN原理：计数循环过程中设法跳过N-M个状态。具体方法：置零法置数法同步置零法异步置零法同步预置数法异步预置数法《数字电子技术基础》例：将十进制的74160接成五进制计数器第一种方法：置零法缺点：置0信号作用时间短改进电路《数字电子技术基础》第二种方法：置数法工作过程：主循环状态从0011开始加1计数，经过0100、0101、0110、0111后，通过译码输出低电平至计数器的同步置数端，当下一个脉冲到来时，计数器置入0011。主循环有5个稳定状态。这种电路不存在异步置零法中因信号持续时间过短而不可靠的问题。《数字电子技术基础》例：用两片74160接成30进制计数器2、MN基本原理：M=N1*N2先用前面的方法分别接成N1和N2两个计数器。（1）M可分解串行进位方式并行进位方式《数字电子技术基础》（2）M不可分解例：用两片74160接成87进制计数器整体置零方式整体置数方式《数字电子技术基础》5.4.5移存型计数器一、环形计数器《数字电子技术基础》自启动的环形计数器《数字电子技术基础》二、扭环形计数器电路连接：把移位寄存器最后一级的与第一级的输入端相连Q优点：译码输出不会产生竞争-冒险现象。缺点：所用触发器多《数字电子技术基础》三、最大长度移存计数器①移存型计数器的有效状态数称为它的计数长度。若移存型计数器中有个触发器。当计数长度达到时，就称之为最大长度移存型计数器（除全0状态外，其余状态均可利用）。②计数器由n位移为寄存器引入异或反馈网络构成。《数字电子技术