第六章信息流的控制2

6.2指令的执行6.3时序与控制6.4组合逻辑控制器与PLA控制器6.5微程序控制器第六章信息流的控制6.1中央处理器的功能、组件与操作6.6系统总线§6·1中央处理器的功能、组成与操作6·1·1中央处理器的功能与组成指令执行顺序的控制。指令操作的控制。操作时间的控制。数据的加工处理。①CPU的功能②CPU的组成MARMBMDRIR地址译码器地址译码器移位器ALUABLALB通用寄存器组R0R1PCPSW微操作产生部件时序发生器中断机构BUS1.中央处理器的寄存器（1）指令寄存器（IR）用于保存现行的指令。（2）程序计数器（PC）用于保存将要取出并执行的指令地址，也称指令地址寄存器。（3）通用寄存器组（GR）可作为ALU的累加器、变址寄存器、地址指针、指令计数器、数据缓冲器，用于存放操作数和各种地址信息。（4）程序状态字寄存器（PSW）用于存放程序运行时的工作方式、运行结果特征及机器的状态等信息，又称状态寄存器。2.指令及地址译码器和微操作产生部件指令译码器对指令的操作码进行译码。地址译码器对指令的寻址方式字段、地址字段进行译码，提供操作数的地址信息。微操作产生部件接受指令译码器送来的信息，与时序信号、条件及状态信息进行组合，形成各种具有时间标志的控制信号（称操作控制序列），作为它的输出信号，发送到计算机的各个部件。微操作产生部件的结构类型组合逻辑型存储逻辑型PLA控制型3.时序发生器微操作产生部件产生的微操作控制信号之间应存在着严格的时序关系，因此，在它们输出之前必须对它们进行时间控制，即给予定时，按规定的时刻送到计算机的各个部件。这个功能是由时序发生器完成的。6.1.2中央处理器的操作一、中央处理器的内部数据通路数据在功能部件之间传送的路径称为数据通路。运算器与各寄存器之间的传送路径就是中央处理器内部数据通路。二、中央处理器与主存储器的信息交换主存储器通过贮存地址寄存器MAR与主存数据寄存器MDR连到BUS上，通过BUS与CPU交换信息。MARPC运算器或地址信息操作数地址信息MBMAR访问读出写入（起缓冲作用）CPU内部数据通路示意图移位器ALUABLALB通用寄存器组MARMBMDRC0PCIR控制器微操作控制信号BUSIRBUSPCPCBUSBUSLAALUBUSBUSLBBUSMARBUSMDRMDRBUSBUSRPCLARLARLB三、中央处理器的基本操作（1）从存储器读出一个字ADDRESSMARREADM(AR)MDRMOC（2）向存储器写入一个字ADDRESSMARDATAMDRWRITEMOC首先，CPU将地址置入MAR；然后发读命令READ启动存储器读操作，读出过程用M(AR)表示。当读出的数据稳定在MDR后，由存储器发完成信号MOC，通知CPU读出操作已完成，数据已取出。首先，CPU将地址置入MAR,然后送数据到MDR,最后发写命令WRITE启动存储器写操作。当写入操作完成时，存储器向CPU发完成信号MOC.（3）算术与逻辑操作DATA1LA,DATA2LBADDALUBUSBUSDD算术与逻辑操作在ALU中进行。ALU本身没有寄存器，运算时，要求两个操作数同时出现在A口和B口，且保持到整个操作完毕。ALU的运算结果，必须送到总线上，然后将结果送入目的地址。（4）通用寄存器间的数据传送CLEAR,R1LAMOVALUBUSBUSR2先用清除脉冲CLEAR将LA、LB清零，然后将R1加载到LA，此时，B口被封锁。控制器送来的MOV命令,启动ALU传送操作，最后将操作结果送入R26.2.1指令执行的周期一、中央处理器的控制流程执行过程取指令取操作数执行指令取指周期取操作数周期执行周期§6·2指令的执行CPU控制流程执行完？取下一条指令结束开始取指令取操作数执行指令转向中断控制N有中断请求？YNY二、指令执行的周期1.取指周期要解决两个问题CPU到哪个存储单元去取指令？如何形成后继指令地址？指令的地址是由PC给出，取指周期的操作为，按PC内容取出指令，并将PC内容递增。当出现转移情况时，指令地址在执行周期被修改。2.取操作数周期要解决的问题是，计算操作数地址并取出操作数。操作数有效地址的形成由寻址方式确定。寻址方式不同，有效地址获得的方式、过程不同，提供操作数的途径也不同。取操作数周期所进行的操作对不同的寻址方式是不相同的。3.执行周期执行周期的主要任务是完成由指令操作码规定的动作，包括传送结果及记录状态信息。操作结果送到什么地方由寻址方式确定；状态信息，主要是条件码，记录在PSW中。若程序出现转移时，则在执行周期内还要决定转移地址。因此，执行周期的操作对不同指令也不相同。4.指令周期一条指令从取出到执行完成所需要的时间为指令周期机器周期对应了指令执行的不同阶段，如取指周期、取操作数周期、执行周期等。时钟周期TM1机器周期M2机器周期M3机器周期M4机器周期6.2.2指令的执行一、指令操作流程及指令流程图每条指令的执行过程可以分解为一组操作序列，进而分解为一组为操作序列。这里，“操作”是指功能部件级的动作，它是可以再分解的。“微操作”是指指令序列中最基本的、不可再分割的动作。例如,取指令周期中的PC递增操作，它可以分解为下列微操作：（参见图）PCLA、1C0、ADD、ALUBUS、BUSPC指令操作流程BEGINPCMAR(PC)+1PCREADMDRIRRLATCHRMAR(R)+1MAR寄存器型间址型自增型（转下一页）取指周期取指周期的操作是每条指令都要经历的操作，又称公操作。包括两部分：取指令和修改指令地址。前者在存储器中完成；后者在ALU中完成。RLATCHRMAR(R)+1MAR寄存器型间址型自增型（接上页）READMDRLATCH两个操作数取完？（接下页）NY取操作数周期取操作数周期的操作与指令的类型及寻址方式有关。图中：第一次取源操作数，第二次取目的操作数。源操作数取出后保存在LA中，目的操作数则保存在LB中。图中均用LATCH示意。两个操作数取完？NY（接上页）A+BBUSA–BBUSBUSRBUSMDRWRITEENDADDSUB寄存器型间址型、自增型执行周期执行周期的操作由操作码字段决定操作流程。运算操作在ALU中完成。运算结果的去向由目的寻址字段决定。每个指令周期结束都要进入结束操作，又称END操作。END操作的主要内容是进行一系列测试，指示CPU去处理所发生的事件或异常情况，如停机、电源失效、数据通道请求及中断请求等。（如右图）END停机？电源失效？DMA请求？中断请求？FETCH停机处理掉电保护处理DMA处理中断处理NNNYYYY二、指令的微操作序列例加法指令ADD(R0),R1;的微操作序列：STARTFETCH(取指周期)V0PCBUS,BUSMAR,CLEAR,PCLA,1C0,ADD;V1READ,ALUBUS,BUSPC,WAIT;V2MDRBUS,BUSIR;SOF(取源操作数周期)V0CLEAR,R0LA,ADD;V1ALUBUS,BUSMAR;V2READ,WAIT;V3MDRBUS,BUSLA,1DOF;DOF(取目的操作数)V0R1LB;V1空操作；V2空操作；V31EXE;EXE(执行周期)V0ADD;V1ALUBUS,BUSR1;V2空操作；V3END;说明：（1）约定两点：一是采用定长机器周期，即每个机器周期包括4个CPU周期，每个CPU周期内的微操作未作定时；二是在一个机器周期内，只允许一次访问主存，在一个CPU周期内，只能实现一次ALU操作。（2）WAIT是等待信号，表示正等待存储器操作的完成。当CPU需要访问主存储器时，需送READ或WRITE命令，同时，应给出WAIT信号，表示CPU等待存储器工作。故，WAIT信号与READ或WRITE命令必须成对出现。（3）END信号表示进入指令周期的结束操作，END操作。（4）本例取目的操作数周期中，CPU几乎在空等。这是由于采用定长机器周期的缘故，应尽量避免。（5）ADD信号出现3次，每次含义不同：第一次用于PC+1；第二次用于传送地址；第三次真正做加法操作。三、指令的执行方式后继指令的衔接方式顺序重叠流水顺序执行方式重叠执行方式流水执行方式指令的执行方式1.顺序执行方式（串行方式）取指令取数执行取指令执行取数第K条指令第K+1条指令优点：控制简单、实现方便缺点：不能充分利用各部件、速度慢。2.重叠执行方式取指令取数执行取指令取数执行第K条指令第K+1条指令重叠时间3.流水执行方式取指令指令译码取操作数执行ABCDABCDABCDABCDA、B、C、D入口1234执行时间流水线站§6·3时序与控制6.3.1中央处理器的时序一、多级时序系统（1）周期电位反映了某个状态周期（也即机器周期）的持续时间。（2）节拍电位反映了完成某一操作的持续时间。（3）工作脉冲指的是节拍电位内的控制脉冲，对应了最基本的定时信号。图中时序系统体现了电位－脉冲工作体制，是一个同步时序系统。每个状态周期包含4个节拍电位，一个节拍电位包含4个工作脉冲。每进入一个状态周期，就给出一串固定的电位和脉冲。状态周期电位c节拍电位v0v1v2v3p0p1p2p3节拍脉冲二、时序发生器周期节拍发生器脉冲发生器脉冲发生器起停控制逻辑时序发生器用于产生多级时序系统中需要的时序信号,它有个脉冲源,产生主脉冲，又称基准脉冲，经过逻辑电路的分频与组合产生所需要的周期电位、节拍电位和工作脉冲。时序发生器一般包括：时钟系统、周期节拍发生器、起停控制逻辑。6.3.2控制方式可分为：同步控制、异步控制和联合控制一、同步控制方式同步控制方式，又称固定时序方式，基本思想是选取部件中最长的操作时间作为统一的时间间隔标准，使所有的部件都在这个时间间隔内启动并完成操作。优点：时序关系比较简单，控制器设计方便。缺点：速度慢。二、异步控制方式异步控制方式，又称可变时序控制方式，基本思想是系统不设立统一的时间间隔标准（基准时钟除外），各部件按本身的速度占用时间。各部件可以设置各自的时序系统或者用同一时钟系统，但按不同的需要来选择时间，不采用统一的周期和节拍，分别实现各自的时序控制，时间上的衔接通过应答通讯方式实现。部件A部件B部件C结束启动结束启动结束启动TCPUTCPUTSTCPUTCPUREADMOCWAIT冻结V0V1V2V3应答通讯方式示意图CPU与主存时序衔接CPU与主存都有自己的时钟系统，均按各自的速度工作；它们通过READ和MOC信号，在时间交接处“握手”优点：各部件都按各自实际需要的速度工作，从而提高了系统的速度。缺点：控制比较复杂。三、联合控制方式基本思想：将同步控制与异步控制结合，使计算机处于同步与异步交替工作方式。具体实现时，对大多数需要节拍数相近的指令，用相同的节拍数来完成，即采用同步控制；而对少数需要节拍数多的指令或节拍数不固定的指令，给予必要的延长，即采用异步控制。§6·4组合逻辑控制器与PLA控制器6.4.1组合逻辑控制器一、组合逻辑控制器组成原理组合逻辑控制器的核心部件就是微操作产生部件。微操作产生部件，是采用组合逻辑设计思想，以布尔代数为主要工具设计而成。输入信号来自指令译码器的输出、时序发生器的时序信号及程序运行的结果特征及状态。输出是一组带有时间标志的微操作控制信号。微操作控制信号应是指令、时序、结果特征及状态的逻辑函数微操作＝周期·节拍·脉冲·指令码·其他条件微操作产生部件的设计过程：（1）列出每条机器指令的微操作序列，结合机器采用的时序信号，排出操作时间表。（2）将各条指令中出现相同微操作的地方和条件逐个列出。（3）将同一微操作的全部地方和条件进行“或”合并、化简，求得每个微操作的优化逻辑函数式。（4）根据每个逻辑函数式得到用“与非”门实现的各自的逻辑电路，又称执行逻辑，再将每个微操作的执行逻辑组合起来，就构成微操作产生部件。二、微操作综合举例（1）列出ALUBUS的地方和条件：FETCH·V1SOF·V1·（MD＝1）·ADDEXE·V1·ADD（2）用复合门进行“或”合并得到ALUBUS的逻辑函数式：ALUBU