计算机组成原理试题t5

计算机组成原理试题5一、选择题（共5分，每题1分）1．设寄存器内容为80H，若它对应的真值是–127，则该机器数是A．原码；B．补码；C．反码；D．移码。2．下列叙述中是正确的。A．程序中断方式中有中断请求，DMA方式中没有中断请求；B．程序中断方式和DMA方式中实现数据传送都需中断请求；C．程序中断方式和DMA方式中都有中断请求，但目的不同；D．DMA要等到指令周期结束时才进行周期窃取。3．设机器数字长为32位，一个容量为16MB的存储器，CPU按半字寻址，其寻址范围是。A．224；B．223；C．222；D．221。4．在中断接口电路中，向量地址可通过送至CPU。A．地址线；B．数据线；C．控制线；D．状态线。5．在程序的执行过程中，Cache与主存的地址映象是由。A．程序员调度的；B．操作系统管理的；C．由程序员和操作系统共同协调完成的；D．硬件自动完成的。6．总线复用方式可以______。A．提高总线的传输带宽；B．增加总线的功能；C．减少总线中信号线的数量；D．提高CUP利用率。7．下列说法中正确的是。A．Cache与主存统一编址，Cache的地址空间是主存地址空间的一部分；B．主存储器只由易失性的随机读写存储器构成；C．单体多字存储器主要解决访存速度的问题；D．Cache不与主存统一编址，Cache的地址空间不是主存地址空间的一部分。8．在采用增量计数器法的微指令中，下一条微指令的地址______。A．在当前的微指令中；B．在微指令地址计数器中；C．在程序计数器；D．在CPU中。9．由于CPU内部操作的速度较快，而CPU访问一次存储器的时间较长，因此机器周期通常由______来确定。A．指令周期；B．存取周期；C．间址周期；D．执行周期。10．RISC机器______。A．不一定采用流水技术；B．一定采用流水技术；C．CPU配备很少的通用寄存器；D．CPU配备很多的通用寄存器。11．在下列寻址方式中，寻址方式需要先计算，再访问主存。A．立即；B．变址；C．间接；D．直接。12．在浮点机中，判断补码规格化形式的原则是______。A．尾数的第一数位为1，数符任意；B．尾数的符号位与第一数位相同；C．尾数的符号位与第一数位不同；D．阶符与数符不同。13．I/O采用统一编址时，进行输入输出操作的指令是______。A．控制指令；B．访存指令；C．输入输出指令；D．程序指令。14．设机器字长为32位，存储容量为16MB，若按双字编址，其寻址范围是。A．8MB；B．2M；C．4M；D．16M。15．寻址对于实现程序浮动提供了较好的支持。A．间接寻址；B．变址寻址；C．相对寻址；D．直接寻址。16．超流水线技术是______。A．缩短原来流水线的处理器周期；B．在每个时钟周期内同时并发多条指令；C．把多条能并行操作的指令组合成一条具有多个操作码字段的指令；D．以上都不对。17．以下叙述中错误的是______。A．指令周期的第一个操作是取指令；B．为了进行取指令操作，控制器需要得到相应的指令；C．取指令操作是控制器自动进行的；D．指令周期的第一个操作是取数据。18．I/O与主主机交换信息的方式中，DMA方式的特点是______。A．CPU与设备串行工作，传送与主程序串行工作；B．CPU与设备并行工作，传送与主程序串行工作；C．CPU与设备并行工作，传送与主程序并行工作；D．CPU与设备串行工作，传送与主程序并行工作。19．若9BH表示移码（含1位符号位）．其对应的十进制数是______。A．27；B．-27；C．-101；D．101。20．在二地址指令中是正确的。A．指令的地址码字段存放的一定是操作数；B．指令的地址码字段存放的一定是操作数地址；C．运算结果通常存放在其中一个地址码所提供的地址中；D．指令的地址码字段存放的一定是操作码。二、填空题（共20分，每空1分）1．32位字长的浮点数，其中阶码8位（含1位阶符），基值为2，尾数24位（含1位数符），则其对应的最大正数是A，最小的绝对值是B；若机器数采用补码表示，且尾数为规格化形式，则对应的最小正数是C，最小负数是D。（均用十进制表示）2．CPU从主存取出一条指令并执行该指令的时间叫A，它通常包含若干个B，而后者又包含若干个C。D和E组成多级时序系统。3．假设微指令的操作控制字段共18位，若采用直接控制，则一条微指令最多可同时启动A个微操作命令。若采用字段直接编码控制，并要求一条微指令能同时启动3个微操作，则微指令的操作控制字段应分B段，若每个字段的微操作数相同，这样的微指令格式最多可包含C个微操作命令。4．一个8体低位交叉的存储器，假设存取周期为T，CPU每隔（T=8）时间启动一个存储体，则依次从存储器中取出16个字共需A存取周期。5．I/O与主机交换信息的控制方式中，A方式CPU和设备是串行工作的。B和C方式CPU和设备是并行工作的，前者传送与主程序是并行的，后者传送和主机是串行的。6．设n=16位（不包括符号位在内），原码两位乘需做A次移位，最多做B次加法；补码Booth算法需做C次移位，最多做D次加法。三、名词解释（共10分，每题2分）1．同步控制方式2．周期窃取3．双重分组跳跃进位4．直接编码5．硬件向量法四、计算题（5分）设x=+1611，y=+167，试用变形补码计算x+y。五、简答题（15分）1．某机主存容量为4M×32位，且存储字长等于指令字长，若该机的指令系统具备129种操作。操作码位数固定，且具有直接、间接、立即、相对、基址、变址六种寻址方式。（5分）（1）画出一地址指令格式并指出各字段的作用；（2）该指令直接寻址的最大范围（十进制表示）；（3）一次间址的寻址范围（十进制表示）；（4）相对寻址的位移量（十进制表示）。2．能不能说机器的主频越快，机器的速度就越快，为什么？3．某机有五个中断源，按中断响应的优先顺序由高到低为L0,L1,L2,L3,L4，现要求优先顺序改为L3,L2,L4,L1,L0，写出各中断源的屏蔽字。（5分）中断源屏蔽字01234L0L1L2L3L4六、问答题（20分）（1）画出主机框图（要求画到寄存器级）；（2）若存储器容量为64K×32位，指出图中各寄存器的位数；（3）写出组合逻辑控制器完成LDAX（X为主存地址）指令发出的全部微操作命令及节拍安排。（4）若采用微程序控制，还需增加哪些微操作？七、设计题（10分）设CPU共有16根地址线，8根数据线，并用MREQ作访存控制信号（低电平有效），用WR作读写控制信号（高电平为读，低电平为写）。现有下列芯片及各种门电路（门电路自定），如图所示。画出CPU与存储器的连接图，要求：74138译码器DnD0RAM:1K×4位2K×8位8K×8位16K×1位4K×4位ROM:2K×8位4K×8位8K×8位32K×8位G12BGCBA7Y6Y0Y2AGAkA0DnD0WECSRAMAmA0CSROMPD/Progr2AG2BG7Y0YG1，，为控制端C,B,A为变量控制端……为输出端（1）存储芯片地址空间分配为：最小4K地址空间为系统程序区，相邻的4K地址空间为系统程序工作区，与系统程序工作区相邻的是24K用户程序区；（2）指出选用的存储芯片类型及数量；（3）详细画出片选逻辑。