第4章时序仿真与硬件实现

第4章时序仿真与硬件实现4.1VHDL程序输入与仿真测试4.1.1编辑和输入设计文件⑴新建一个文件夹。⑵输入源程序。4.1VHDL程序输入与仿真测试4.1.1编辑和输入设计文件⑴新建一个文件夹。⑵输入源程序。⑶文件存盘。4.1VHDL程序输入与仿真测试4.1.2创建工程⑴打开并建立新工程管理窗口。⑵将设计文件加入工程中。4.1VHDL程序输入与仿真测试4.1.2创建工程⑶选择目标芯片。⑷工具设置。⑸结束设置。4.1VHDL程序输入与仿真测试4.1.3全程编译前约束项目设置⑴选择FPGA目标芯片。4.1VHDL程序输入与仿真测试4.1.3全程编译前约束项目设置⑵选择配置器件的工作方式。⑶选择配置器件和编程方式。⑷选择目标器件引脚端口状态。⑸对双功能引脚进行设置。4.1VHDL程序输入与仿真测试4.1.4全程综合与编译4.1VHDL程序输入与仿真测试4.1.5仿真测试⑴打开波形编辑器。4.1VHDL程序输入与仿真测试4.1.5仿真测试⑵设置仿真时间区域。4.1VHDL程序输入与仿真测试4.1.5仿真测试⑶波形文件存盘。⑷将工程MULT4B的端口信号节点选入波形编辑器中。4.1VHDL程序输入与仿真测试4.1.5仿真测试⑸总线数据格式设置和参数设置。4.1VHDL程序输入与仿真测试4.1.5仿真测试⑹编辑输入波形数据(输入激励信号)。4.1VHDL程序输入与仿真测试4.1.5仿真测试⑺仿真器参数设置。⑻启动仿真器。⑼观察仿真结果。4.1.6RTL图观察器应用4.2引脚锁定与硬件测试4.2.1引脚锁定4.2引脚锁定与硬件测试4.2.1引脚锁定4.2引脚锁定与硬件测试4.2.2编译文件下载（1）打开编程窗和配置文件。4.2引脚锁定与硬件测试4.2.2编译文件下载（2）设置编程器。（3）硬件测试。4.2引脚锁定与硬件测试4.2.3JTAG间接编程模式1.将SOF文件转化为JTAG间接配置文件4.2引脚锁定与硬件测试4.2.3JTAG间接编程模式1.将SOF文件转化为JTAG间接配置文件4.2引脚锁定与硬件测试4.2.3JTAG间接编程模式2.下载JTAG间接配置文件。4.2.4USB-Blaster驱动程序安装方法4.3电路原理图设计流程1.建立原理图文件工程和仿真4.3电路原理图设计流程1.建立原理图文件工程和仿真4.3电路原理图设计流程2.将设计项目设置成可调用的元件3.设计全加器顶层文件4.3电路原理图设计流程4.对设计项目进行时序仿真5.硬件测试4.4HDL版本设置及Analysis&Synthesis功能4.5利用属性表述实现引脚锁定4.6keep属性应用4.7SignalProbe使用方法1.按常规流程完成设计仿真和硬件测试2.设置SignalProbePins4.7SignalProbe使用方法3.编译SignalProbePins测试信息并下载测试4.8宏模块逻辑功能查询实验4-1．多路选择器设计实验4-2．8位加法器设计实验4-3．8位硬件乘法器设计实验实验4-4．十六进制7段数码显示译码器设计实验4-4．十六进制7段数码显示译码器设计