第20章JTAG

第20章JTAG/测试支持20.1概述MPC8349E提供了一个JTAG（联合测试行动小组）接口以方便边界扫描测试。JTAG接口符合IEEE1149.1边界扫描标准。有关JTAG操作的信息参考IEEE1149.1标准。JTAG接口由5个信号、3个JTAG寄存器（参见20.3节“JTAG寄存器与扫描链”）和一个测试访问口（TAP）控制器组成，这将在下面的几节中描述。JTAG接口的结构图如图20-1所示。图20-1MPC8349EJTAG接口结构图20.2JTAG信号MPC8349E提供以下5个专用的JTAG信号：测试数据输入（TDI）测试数据输出（TDO）测试模式选择（TMS）测试复位（TRST）测试时钟（TCK）TDI和TDO信号用来向JTAG扫描寄存器输入和输出指令和数据。TAP控制器利用从TMS信号接收的指令控制边界扫描操作。边界扫描数据在TCK信号的上升沿由TAP控制器锁存。TRST在IEEE1149.1标准中被规定为可选择的，用来异步复位TAP控制器。上电复位时的TRST信号有效保证JTAG逻辑不影响MPC8349E正常的操作。20.2.1外部信号说明表20-1汇总了JTAG信号。表20-1JTAG测试信号汇总名称说明功能部件功能复位值I/OTCK测试时钟调试JTAG测试时钟。内部上拉1ITDI测试数据输入到JTAG测试子系统的指令和数据串行输入。内部上拉1ITDO测试数据输出JTAG测试子系统的串行数据输出。高阻，扫描输出数据时除外。高阻OTMS测试模式选择向TAP控制器传送边界扫描操作命令。内部上拉1ITRST测试复位异步复位TAP控制器—I表20-2详细说明了JTAG测试信号。表20-2JTAG测试——信号详细说明信号I/O说明TCKIJTAG测试时钟。状态含义有效/无效——应由一个自由运作、占空比为30%—70%的时钟驱动。到TAP的输入信号在上升沿锁入，TAP输出信号在下降沿变化。测试逻辑允许停止TCK。由于内部上拉电阻，未端接的输入对测试逻辑表现为高电平。时序更多信息参见IEEE1149.1标准。TDIIJTAG测试数据输入。状态含义有效/无效——将TCK上升沿出现的值锁入所选择的JTAG测试指令或数据寄存器。由于内部上拉电阻，未端接的输入对测试逻辑表现为高电平。时序更多信息参见IEEE1149.1标准。TDOIJTAG测试数据输出状态含义有效/无效——将所选择的内部指令或数据寄存器的内容在TCK下降沿移出到高信号上。不扫描数据时为高阻。时序更多信息参见IEEE1149.1标准。TMSIJTAG测试模式选择状态含义有效/无效——由内部JTAGTAP控制器译码，辨别测试支持电路的主操作。由于内部上拉电阻，未端接的输入对测试逻辑表现为高电平。时序更多信息参见IEEE1149.1标准。JTAG测试复位状态含义有效——引发内部JTAGTAP控制器的异步初始化。在上电复位时必须有效，以正确初始化JTAG和MPC8349E的正常操作。由于内部上拉电阻，未端接的输入对测试逻辑表现为高电平。无效——正常操作。时序更多信息参见IEEE1149.1标准。20.3JTAG寄存器与扫描链旁路、边界扫描和指令JTAG寄存器以及与它们相关的扫描链必须强制遵循IEEE1149.1标准。旁路寄存器。旁路寄存器是一个单级寄存器，用于在对不包括MPC8349E的其他组件进行板级边界扫描操作期间旁路MPC8349E的边界扫描锁存。旁路寄存器的使用缩短了总的扫描测试的扫描串的长度。边界扫描寄存器。JTAG接口提供了一个专用于边界扫描操作的寄存器链。为了符合JTAG标准，这些寄存器不能与MPC8349E的其他功能寄存器共用。边界扫描寄存器链包括控制输入输出驱动器方向的寄存器，以及用来反映所接收或驱动信号值的寄存器。边界扫描寄存器在Capture_DRTAP控制器状态捕获MPC8349E信号的输入或输出状态。当在Capture_DR状态之后启动一个数据扫描时，将采样值通过TDO输出移出，同时将新的边界扫描寄存器值通过TDI输入移入。在数据扫描操作结束时，在Update-DRTAP控制器状态期间用新值更新边界扫描寄存器。指令寄存器。8位的JTAG指令寄存器被作为一个指令和状态寄存器。由于TAP控制器指令是通过TDI输入扫描进来的，所以可以通过TDO输出将TAP控制器状态位扫描出去。TAP控制器。MPC8349E提供了一个标准JTAGTAP控制器，控制指令和数据扫描操作。TMS信号控制TAP控制器状态的跳变。