第七章程序逻辑电路.

第7章存储器、CPLD和FPGA7.1概述数字逻辑组合逻辑——由门电路构成，没有存储电路和反馈电路。时序逻辑——由组合逻辑和存储电路构成。程序逻辑——由硬件（控制电路、存储器等）和软件（程序和数据）构成。可编程逻辑——由用户定制的器件。7.1.1程序逻辑电路的结构及特点控制电路存储器输入电路输出电路（1）控制电路——系统的控制指挥中心，由计数器、寄存器、译码器、运算器等电路组成。（2）存储器——存放程序和数据的器件。（3）输入电路——完成外部信息和指令、程序的输入。（4）输出电路——完成处理结果信息和数据的输出。特点：用一块相同的硬件电路，通过改变存储器中的程序或数据，完成多种功能的操作。7.1.2半导体存储器的结构字数M字长N存储矩阵地址译码器输出控制电路A0A1Ai-1Ai-2…………Dk-1Dk-2D0Bk-1Bk-2B0CSWR数据线地址线字线位线控制线1.存储矩阵——存放数据的主体字——若干个存储单元构成的存储组，有共同的地址，共同用来代表某种信息，并共同写入存储器或从存储器中读出。字长——构成存储器字中的二进制位数。字长有1、4、8、16、32位等，一般把8位字长称为1字节（Byte），16位字长称为1字（Word）。存储器的容量——字数M字长N（位bit）(1B=8b)1024=1K；1024K=1M；1024M=1G；1024G=1T字数M字长N存储矩阵地址译码器输出控制电路A0A1Ai-1Ai-2…………Dk-1Dk-2D0Bk-1Bk-2B0CSWR数据线地址线字线位线控制线2.地址译码器——产生从存储器“字”的地址译码方式：（1）线译码——i线2i译码器，译码线数＝2i（2）矩阵译码译码线数＝22i/2。存储器字行译码器列译码器行地址线2i/22i/2列地址线…………线译码线数＝1024（i＝10）矩阵译码线数＝64（i＝10）3.输出控制电路——控制输出数据的流向和片选使能CS片选控制0芯片工作1芯片工作，输出为高阻WR读写控制0写操作（输入数据）1读操作（输出数据）7.1.3半导体存储器的分类1.只读存储器ROM（ReadOnlyMemory）使用中只读不写，但掉电后信息不会丢失2.随机存储器RAM（RandomAccessMemory）使用中可读可写，但掉电后信息会丢失随机存取存储器——RAM（1）静态RAM（SRAM）——使用中可读可写，不需要刷新。（2）动态RAM（DRAM）——使用中可读可写，但需要刷新。只读存储器——ROM（1）固定ROM（掩膜ROM）——数据在生产时写入，使用中只读不写（2）可编程ROM（PROM）——数据可由用户一次性编程写入，使用中只读不写。（3）光可檫可编程ROM（EPROM）——数据可用紫外光檫去并由用户多次编程写入，使用中只读不写。（4）电可檫可编程ROM（EEPROM）——数据可用电（或紫外光）檫去并由用户多次编程写入，使用中只读不写。（5）闪烁存储器（FlashMemory）7.2只读存储器7.2.1ROM的结构1.固定ROM——数据在工厂制作时写入，使用时不能更改。(1)44二极管矩阵固定ROM的结构D3D2D1D0地址译码器+ECB3B2B1B0A1A0CS存储矩阵输出控制电路字线W0W3W2W1位线(2)MOS管矩阵固定ROM字线位线2.可编程ROM（PROM）——数据可以由用户编程一次性写入，写入后的数据不能再更改。字线位线～熔丝3.光可擦可编程ROM（EPROM）——数据可以用紫外光擦除，并由用户多次编程写入。字线位线FAMOSP+P+N底衬SD浮栅FAMOS（浮栅雪崩注入式MOS）4.电可擦可编程ROM（EAROM）——数据可以用电擦除，并由用户多次编程写入。字线位线SIMOSP+P+N底衬SD浮栅SIMOS（重叠栅注入式MOS）Ge控制栅5.可擦除可编程ROM芯片EPROMEAROM容量271627C162K8273227C324K8276427C648K87.2.2ROM的应用1.结构分析D3D2D1D0地址译码器+ECB3B2B1B0A1A0CS存储矩阵输出控制电路字线W0W3W2W1位线D3W0W2+EC0133012201110100AAmWAAmWAAmWAAmW01010101203AAAAAAAAWWD010101210001010131010101212AAAAAAW0W1W2W3D3D2D1D0存储矩阵点阵图A1A0W0W1W2W3地址译码器点阵图ROM点阵图A1A0W0W1W2W3D3D2D1D0与阵列地址译码器或阵列存储矩阵2.ROM点阵图ROM的特点：（1）ROM由组合逻辑电路构成（掉电信息不会丢失）；（2）ROM有一个与阵列和一个或阵列，与阵列采用全译码方式且不能编程，或阵列可以编程；（3）ROM可以实现最小项表达式形式的组合逻辑电路。3.应用举例【例】用ROM设计一个码转换器，用于实现4位二进制码到4位循环码的转换。码转换器A3A2A1A0B3B2B1B0A3A2A1A0B3B2B1B000000001001000110100010101100111100010011010101111001101111011110000000100110010011001110101010011001101111111101010101110011000B3=∑m（8，9，10，11，12，13，14，15）B2=∑m（4，5，6，7，8，9，10，11）B1=∑m（2，3，4，5，10，11，12，13）B0=∑m（1，2，5，6，9，10，13，14）A3A2A1A0m0m1m2m3m4m5m6m7m8m9m10m11m12m13m14m15B3B2B1B07.3随机存储器7.3.1静态随机存储器SRAM（StaticRandomAccessMemory）1.六管静态存储器单元结构WRT1T2T3T4T5T6VDDYjXiBBT7T8&&CS六管存储单元输出控制电路D(I/O)2.工作原理（1）写操作（地址选中），，，条件：1100jiYXWRCS（2）读操作（地址选中），，，条件：1110jiYXWRCS7.3.2动态随机存储器DRAM（DynamicRandomAccessMemory）1.四管动态存储器单元结构2.工作原理（1）写操作（地址选中），，，条件：1100jiYXWRCST1T2T3T4YjXiBBT5T6四管存储单元VDD预充脉冲DDC1C2（2）读操作（地址选中），，，条件：1110jiYXWRCS（3）刷新操作（读操作）1,1110预充脉冲＝（地址选中），，，条件：jiYXWRCS7.3.3RAM典型芯片1.Intel2114（1K×4位）SRAMA0A1A2I/O0A3I/O1A4I/O2A5I/O3A6A72114A8A9WECS地址线10条A0～A9有数据线4条I/O0～I/O3片选CS写控制WE3.动态RAM——4164（64K×1位）引脚名称A0～A7地址输入CAS列地址选通RAS行地址选通WE写允许A0A1A2DINA3A4A5DOUTA6A7RAS4164CASWE2.HM6116（2K×8位）A0A9A1I/O0I/O1I/O2I/O3A0A1A2A3A4A5A6A7A8A9Intel2114(1)D0D1D2D3I/O0I/O1I/O2I/O3A0A1A2A3A4A5A6A7A8A9Intel2114(2)D4D5D6D7······WECSCSCSWEWE7.3.4RAM芯片扩展1.位扩展（扩展字长）例如用Intel2114（1K×4位）SRAM扩展为1K×8位（2）把低位芯片的数据线作为低位数据，高位芯片的数据线作为高位数据。基本方法：（1）参与扩展的全部芯片的地址线、片选控制线CS和写控制线WE并接;2.字扩展（扩展字数）例如用Intel2114（1K×4位）SRAM扩展为4K×4位基本方法：（1）参与扩展的全部芯片的地址线、写控制线WE和数据线并接;（2）把增加的高位地址线通过译码器产生译码信号来控制各芯片的片选控制CS。译码器D1D3D2D0A10A9A0WEA1A11Y3I/O0I/O1I/O2I/O3A0A1···A9Intel2114(4)I/O0I/O1I/O2I/O3Intel2114(1)I/O0I/O1I/O2I/O3A0A1···A9Intel2114(2)I/O0I/O1I/O2I/O3A0A1···A9Intel2114(3)A0A1···A9Y2Y0Y1CSCSCSCS3.字位扩展（扩展容量）例如用Intel2114（1K×4位）SRAM扩展为8K×8位（片）字长字数字长字数芯片的容量扩展后的存储器容量扩展需要的芯片数164188KK信号线片选—送译码器产生—（条）芯片的地址线数线数扩展后的存储器的地址扩展需要增加的地址数CS8310137.4程序逻辑电路的应用多功能信号发生器多谐z振荡器CP存储器D/A转换波形输出计数器A0A1Ai-1控制电路输出电路数据输出