第三章系统总线.

第３章系统总线3.1总线的基本概念3.2总线的分类3.3总线特性及性能指标3.4总线结构3.5总线控制总线是计算机系统中的一组能为多个部件分时共享的公共信息传输通路在微机中各个部件通过标准总线连接在一起，给微型计算机系统的开发及应用带来方便和好处：（1）简化了软件和硬件的设计（2）简化了系统的结构（3）便于系统的扩充和更新3.1总线的基本概念3.2总线的分类（1）按作用、规模、应用场合分：（2）按时序控制方式分：同步总线异步总线（3）按数据传送格式分：并行总线串行总线局部总线（片总线/板内总线）:部件内各芯片之间。系统总线（内总线/板级总线）：各功能部件之间。通信总线（外总线/设备总线）：计算机系统之间。3.3总线特性及性能指标一、总线特性1、机械结构特性2、功能特性规定插件板尺寸、总线插头、边沿连结器等的规格及位置确定引脚名称与功能，以及其相互作用的协议说明3、电气特性规定信号逻辑电平、动态转换时间、负载能力及最大额定值总线宽度：数据总线的根数。16位总线，指其数据总线为16根。寻址能力：取决于地址总线的根数。PCI总线的地址总线为32位，寻址能力达4GB。传输率：也称为总线带宽，通常指总线所能达到的最高数据传输率，单位是Bps（每秒传送字节数）计算公式：Dr=D×f/ND——数据宽度；f——总线时钟频率；N——完成一次数据传送所需的时钟周期数。二、总线的性能指标是否支持突发传送总线上数据传送方式：正常传送——每个传送周期先传送数据的地址，再传送数据。突发传送——支持成块连续数据的传送，只需给出数据块的首地址，后续数据地址自动生成。负载能力总线上能够连接的设备数。总线标准数据线总线时钟带宽ISA168MHz（独立）16MBpsEISA328MHz（独立）33MBpsVESA(VL-BUS)3233MHz（CPU）133MBpsPCI326433MHz（独立）66MHz（独立）132MBps528MBpsAGP3266.7MHz（独立）133MHz（独立）266MBps533MBpsRS-232串行通信总线标准数据终端设备（计算机）和数据通信设备（调制解调器）之间的标准接口USB串行接口总线标准普通无屏蔽双绞线带屏蔽双绞线最高1.5Mbps(USB1.0)12Mbps(USB1.0)480Mbps(USB2.0)三、总线标准3.4总线结构一、单总线结构单总线（系统总线）CPU主存I/O接口I/O设备1I/O设备2I/O接口…I/O设备nI/O接口…1.双总线结构二、多总线结构具有特殊功能的处理器，由通道对I/O统一管理通道I/O接口设备n……I/O接口设备0CPU主存主存总线I/O总线CPU内存2.三总线结构主存总线DMA总线I/O总线CPU主存设备1设备n高速外设I/O接口I/O接口I/O接口……3.三总线结构的又一形式局域网系统总线CPUCache局部总线扩展总线接口扩展总线Modem串行接口SCSI局部I/O控制器主存4.四总线结构多媒体Modem主存扩展总线接口局域网SCSICPU串行接口FAX系统总线局部总线高速总线扩展总线图形Cache/桥图形Modem1.传统微型机总线结构三、总线结构举例SCSIⅡ控制器存储器ISA、EISA8MHz的16位数据通路标准总线控制器33MHz的32位数据通路系统总线多媒体高速局域网高性能图形CPU……ModemModem2.VL-BUS局部总线结构图文传真33MHz的32位数据通路系统总线ISA、EISA多媒体高速局域网高性能图形8MHz的16位数据通路标准总线控制器CPU主存控制器局部总线控制器SCSIⅡ控制器VLBUS……odemModem3.PCI总线结构CPU多媒体PCI桥高速局域网高性能图形图文传真PCI总线系统总线33MHz的32位数据通路8MHz的16位数据通路ISA、EISA标准总线控制器CSIⅡ控制器存储器Modem4.多层PCI总线结构PCI总线2存储器桥0桥4PCI设备桥5总线桥桥3桥1设备桥2第一级桥第二级桥第三级桥PCI总线4PCI总线5PCI总线3PCI总线1PCI总线0存储器总线标准总线CPU一般来说，总线上完成一次数据传输要经历4个阶段：1.申请占用总线阶段需要使用总线的主设备(如CPU或DMA)，向总线仲裁机构提出占有总线控制权的申请。总线仲裁机构判别确定后，把下一个总线传输周期的总线控制权授给申请者。2.寻址阶段获得总线控制权的主设备，通过地址总线发出本次打算访问的从设备（如存储器或I/O接口）的地址。通过译码使被访问的从设备被选中，而开始启动工作。3.5总线控制一.总线传输周期3.传数阶段主设备与从设备进行数据交换。数据由源设备发出经数据总线流入目的设备。对于读传送，源设备是存储器或I/O接口等从设备，而目的设备是主设备如CPU等；对于写传送，则源设备是主设备（如CPU），而目的设备是存储器或I/O接口等从设备。4.结束阶段主、从设备的有关信息均从总线上撤除，让出总线，以便其它设备能继续使用总线。二、总线判优控制总线同一时刻只允许在一对模块之间进行通信。当多个主模块同时要求使用总线时，总线控制机构中的判优和仲裁逻辑按一定的判优原则，来决定由哪个模块优先使用总线。只有获得了总线使用权的模块，才能开始传送数据。总线是多个模块的共享部件，为了正确实现多个模块之间的通信，必须对总线资源进行合理的分配和管理。1.链式查询方式总线控制部件I/O接口0…BSBRI/O接口1I/O接口n…BG数据线地址线BS－总线忙BR－总线请求BG－总线同意I/O接口10BS－总线忙BR－总线请求总线控制部件数据线地址线I/O接口0…BSBRI/O接口1I/O接口n设备地址2.计数器定时查询方式I/O接口1计数器设备地址1排队器排队器3.独立请求方式总线控制部件数据线地址线I/O接口0I/O接口1I/O接口n…BR0BG0BR1BG1BRnBGnBG－总线同意BR－总线请求三、总线通信信息在总线上的传送方式可分为同步和异步两种方式1.同步通信。在同步方式下，通信双方由统一的时钟控制数据的传送，时钟通常是由CPU发出的，并送到总线上的所有部件。经过一段固定时间，本次总线传送周期结束，开始下一个新的总线传送周期。(1)同步式数据输入T1总线传输周期T2T3T4时钟地址读命令数据(2)同步式数据输出T1总线传输周期T2T3T4时钟地址写命令数据例3.1假设总线的时钟频率为100MHZ，总线的传输周期为4个时钟周期，总线的宽度为32位，试求总线的数据传输率。若想提高一倍的数据传输率，可采取什么措施？1个时钟周期＝1/100MHZ=0.01µs总线传输周期为0.01µsX4＝0.04µs32位＝4Byte总线的数据传输率为4Byte/(0.04µs)=100Mbps提高的办法：1.64位2.200MHZ2.异步通信利用数据发送部件和接收部件之间的相互‘握手’信号来实现总线数据传送的方式称作异步通信方式。在异步通信方式下，发送部件将数据放到总线上后经过一定的时间延迟后，在控制线上发出“数据准备好’信号、而接收部件则应发‘数据接收’信号来响应，送此信号到发送部件，并接收数据。发送部件收到这个响应信号后，去除原数据至此结束本次传送。异步通信方式便于实现不同速度部件之间的数据传送。不互锁单机不互锁方式主模块发出请求信号后，不等待接到从模块的回答信号，而是经过一段时间。确认从模块已收到请求信号后，便撤消其请求信号；从设备接到请求信号后，在条件允许时发出回答信号，并且经过一段时间，确认主设备已收到回答信号后，自动撤消回答信号。可见通信双方并无互锁关系。请求回答主设备从设备半互锁多机请求回答半互锁方式主模块发出请求信号，待接到从模块的回答信号后再撤消其请求信号，存在着简单的互锁关系：而从模块发出回答信号后，不等待主模块回答，在一段时间后便撤消其回答信号，无互锁关系。故称半互锁方式。请求回答全互锁方式主模块发出请求信号，等待从模块回答后再撤其请求信号；从模块发出回答信号，待主模块获知后，再撤消其回答信号。故称全互锁方式。全互锁网络通信异步通信数据格式例3.2在异步串行传输系统中，假设每秒传输120个数据帧，其字符格式规定包含1个起始位、7个数据位、1个奇校验位、1个终止位，试计算波特率1帧＝1＋7＋1＋1＝10位波特率＝10X120＝1200pbs=1200波特例：画图说明用异步串行传输方式发送十六进制数据95H。要求字符格式为：1位起始位、8位数据位、1位偶校验位，1位终止位。95H=10010101偶校验位为0起始位校验位停止位10101001例3.4在异步串行传输系统中，若字符格式为：1位起始位、8位数据位、1位奇校验位、1位终止位。假设波特率为1200bps,求这时的比特率。1200X（8/11)=872.72bps3.半同步通信同步发送方用系统时钟前沿发信号接收方用系统时钟后沿判断、识别（同步、异步结合）异步允许不同速度的模块和谐工作增加一条“等待”响应信号WAIT以输入数据为例的半同步通信时序T1主模块发地址T2主模块发命令…T3从模块提供数据T4从模块撤销数据，主模块撤销命令Tw当为低电平时，等待一个TWAITTw当为低电平时，等待一个TWAIT读命令WAIT地址数据时钟总线传输周期T1T2TWTWT3T4上述三种通信的共同点一个总线传输周期（以输入数据为例）•主模块发地址、命令•从模块准备数据•从模块向主模块发数据总线空闲占用总线不占用总线占用总线4.分离式通信充分挖掘系统总线每个瞬间的潜力主模块申请占用总线，使用完后即放弃总线的使用权从模块申请占用总线，将各种信息送至总线上一个总线传输周期子周期1子周期2主模块1.各模块有权申请占用总线分离式通信特点充分提高了总线的有效占用2.采用同步方式通信，不等对方回答3.各模块准备数据时，不占用总线4.总线被占用时，无空闲