第三章逻辑门电路cmos

模拟电子技术——电子技术基础精品课程第三章逻辑门电路武汉理工大学信息工程学院电子技术基础课程组数字上页下页上页下页1CMOS反相器2其它类型的CMOS门电路CMOS门电路3TTL门电路和CMOS门电路的相互连接上页下页CMOS逻辑门电路与TTL电路比较1、在TTL后开发的广泛应用的数字集成器件2、性能可能会超越TTL而成为占主导地位的逻辑器件3、工作速度可比4、功耗和抗干扰能力更优5、几乎所有超大规模存储器件，以及PLD器件都采用CMOS工艺制造，且费用较低上页下页逻辑关系：（1）当Vi=0V时，TN截止，TP导通。输出VO≈VDD。（2）当Vi=VDD时，TN导通，TP截止，输出VO≈0V。1CMOS反相器CMOS逻辑门电路是由N沟道MOSFET和P沟道MOSFET互补而成。VVVVVVDDTPTNDDTPTN(a)(b)iioo上页下页工作速度由于CMOS非门电路工作时总有一个管子导通，所以当带电容负载时，给电容充电和放电都比较快。CMOS非门的平均传输延迟时间约为10ns。VVVVVVCCDD(a)PTTN导通截止DDPTNT截止导通(b)i=0i=1O=1O=0LL上页下页2其它类型的CMOS门电路负载管（PMOS）串联1．CMOS或非门驱动管（NMOS）并联图2-28CMOS或非门A、B有高电平，则驱动管导通、负载管截止，输出为低电平。10截止导通上页下页该电路具有或非逻辑功能,即Y=A+B当输入全为低电平，两个驱动管均截止，两个负载管均导通，输出为高电平。00截止导通1上页下页图2-29CMOS与非门Y=AB2．CMOS与非门PMOS管并联NMOS管串联上页下页结论：1、单独使用PMOS管串联（NMOS管并联）为或逻辑。2、单独使用PMOS管并联（NMOS管串联）为与逻辑。3、PMOS、NMOS对称使用为非逻辑。注意：非运算是在与、或运算之后的最后一步。上页下页（1）电路结构C和C是一对互补的控制信号。由于VTP和VTN在结构上对称，所以图中的输入和输出端可以互换，又称双向开关。3．CMOS传输门图2-30CMOS传输门（a）电路（b）逻辑符号上页下页若C=1（接VDD)、C=0（接地），当0＜uI＜(VDD－|UT|)时，VTN导通；当|UT|＜uI＜VDD时，VTP导通；uI在0~VDD之间变化时，VTP和VTN至少有一管导通，使传输门TG导通。（2）工作原理（了解）若C=0（接地)、C=1（接VDD），uI在0~VDD之间变化时，VTP和VTN均截止，即传输门TG截止。上页下页（3）应用举例图2-31CMOS模拟开关①CMOS模拟开关：实现单刀双掷开关的功能。C=0时，TG1导通、TG2截止，uO=uI1；C=1时，TG1截止、TG2导通，uO=uI2。上页下页图2-32CMOS三态门(a)电路(b)逻辑符号当EN=0时，TG导通，F=A；当EN=1时，TG截止，F为高阻输出。②CMOS三态门上页下页例1：分析下图所示电路的逻辑功能。上页下页PB1PA1NA1NB1+VDDXABXNXPB2PA2PXNB2NA2+VDDLBAABBAABBAXL)()(上页下页1、三个反相器2、3输入端或非门3、3输入端与非门4、或与非门5、传输门（一个非门控制两个传输门分时传送）CBAL)(例2：芯片4007的内部引脚如图所示，连线实现：上页下页1、三反相器1A681314211+VDD749+VSS2A3153A10121Y2Y3Y上页下页2、3输入端或非门P串（N并）为或逻辑;P并（N串）为与逻辑;PN配套为非逻辑。PAPBPCNANBNCYVSSVDD1A14VDD13211161B31C101Y1258749VSS上页下页3、3输入与非门（略）4、或与非门)(BACLP串（N并）为或逻辑;P并（N串）为与逻辑;PN配套为非逻辑。NCPAPBPCNANB+VDDL+VSS1A14VDD13211161B31C101Y1258749VSS上页下页5、传输门TG11TG2CABYC=0时，Y=A;C=1时，Y=B。上页下页5、传输门TG11TG2CABY11A2AYC上页下页5、传输门11A2AYC3654121314871012211VDD1061471A132A1Y4859VSS123上页下页2.5.3TTL门电路和CMOS门电路的相互连接TTL和CMOS电路的电压和电流参数各不相同，需要采用接口电路。一般要考虑两个问题：一是要求电平匹配，即驱动门要为负载门提供符合标准的输出高电平和低电平；二是要求电流匹配，即驱动门要为负载门提供足够大的驱动电流。