第1章概述

1第一章概述本章概述MPC8349EPowerQUICC™IIPro处理器的特性，其中包括一个展示主要功能部件的结构图。MPC8349E是一款高性价比的、通用的集成式主处理器，它实现了PowerPC™系统结构。该系统结构是网络基础设施、通讯、无线局域网和其他的嵌入式系统应用所必需的。该处理器非常适合于对成本、体积、功耗以及性能要求比较苛刻的应用系统。MPC8349E还可以用于应用系统中的控制处理，例如，网络路由器和交换机、海量存储子系统、网络设备、以及打印和成像系统等。注意，本参考手册适用于MPC8349/47/43设备。MPC834x系列设备的功能区别参见表1-1。1.1MPC834x系列产品的区别在表1-1中，用粗体标出的部分是MPC8349E、MPC8347E和MPC8343E之间的主要功能差别。表1-1.MPC8349E、MPC8347E和MPC8343E的功能说明MPC8349EMPC8347EMPC8343E内存控制器64/32位DDR/DDR264/32位DDR/DDR232位DDR/DDR2PCI接口两个32位或一个64位一个32位一个32位8个pci_clk信号5个pci_clk信号5个pci_clk信号Ethernet/PHYI/FMII,，GMII，RGMII，TBI，RTBIMII，GMII，RGMII，TBI，RTBIMII，RGMII，RTBIUSB2.0主机和设备2.0主机和设备2.0主机或2.0设备支持两个端口支持两个端口支持一个端口MPH和DR模块MPH和DR模块仅DR模块安全性（DES/3DES,AES,SH1）MPC8349E：有MPC8349：无MPC8347E：有MPC8347：无MPC8343E：有MPC8343：无GPIO信号644638SVRMPC8349E：8050_0020MPC8349：8051_0020MPC8347E：8052_0020MPC8347：8053_0020MPC8347E：8054_0020MPC8347：8055_0020MPC8343E：8056_0020MPC8343：8057_0020封装TBGATBGAPBGAPBGA1.2MPC8349EPowerQUICCIIPro处理器概述图1-1给出了MPC8349E的主要功能单元。MPC8349E中的PowerPCe300c1核带有32K字节的指令cache和32K字节的数据cache，实现了PowerPC的用户指令集系统结构，并提供了硬件和软件调试支持。另外，MPC8349E提供了两个三速10、100、1000Mbps的Ethernet控制器、一个DDR/DDR2SDRAM存贮器控制器、一个灵活的本地总线控制器、两个32位/一个64位的PCI控制器、一个专用的安全引擎、一个可编程中断控制器、两个I2C控制器、一个四通道DMA控制器、一个通用I/O端口和一个USB2.0主机和设备控制器。MPC8349E中的高度集成简化了板卡的设计，并提供了非常大的带宽和极佳的性能。2图1-1.MPC8349E结构图MPC8349E的主要特性如下：e300c1PowerPC处理器核MPC603e核的增强版高性能、带有四级流水和较小中断等待时间的超标量处理器核浮点、整型、取/存、系统寄存器和分支处理单元带有加锁功能的32K字节的指令cache和32K字节的数据cache动态电源管理增强的硬件程序调试功能与实现了PowerPC系统结构的Freescale处理器家族软件兼容由系统总线时钟提供定时的独立PLLUPC接口ATM/POS串行接口串行ATMHDLC/透明（码率可达70Mbps）HDLCBUS（码率可达10Mbps）并行I/O通用I/O开漏级功能中断功能优化的安全引擎，可以处理所有与IPSec、SSL/TLS、SRTP、802.11i、iSCSI和IKE处理相关的算法。安全引擎包含四个加密通道、一个控制器和一套加密执行单元（EU）。这些执行单元如下：公钥执行单元（PKEU）支持下列功能：RSA和Diffie-Hellman算法高达2048位的可编程字段长度椭圆曲线加密算法F2m和F（p）模式高达511位的可编程字段长度3数据加密标准执行单元（DEU）DES和3DES算法3DES可用双密钥（K1，K2，K1）或三密钥（K1，K2，K3）DES和3DES可用ECB或CBC模式高级加密标准单元（AESU）实现Rijndael对称密钥加密128、192和256位的密钥长度ECB、CBC、CCM和计数器（CTR）模式用于RAID应用的XOR奇偶校验生成加速器ARC四执行单元（AFEU）实现了与RC4算法兼容的流加密40至128位的可编程密钥报文摘要执行单元（MDEU）带有160、224、或256位报文摘要的SHA带有128位报文摘要的MD5使用任一算法的HMAC随机数产生器（RNG）四个加密通道，每一个都支持多命令描述符链通过一个集成控制器静态和/或动态地分配加密执行单元每一个执行单元的缓冲区长度为256个字节，对大数据尺寸进行流控制DDR1/DDR2SDRAM存贮器控制器可编程定时，支持DDR1和DDR2SDRAM32或64位数据接口，高达333MHz数据率最多四个物理存贮体（片选），每个存贮体多达1G字节的独立编址从64M位到1G位的DRAM芯片的配置，具有x8/x16数据端口完全的ECC支持支持多达16个同时打开页面（DDR2多达32个页面）连续或不连续的存储器映射读－修改－写支持睡眠模式支持SDRAM的自刷新支持自动刷新使用CKE的动态（On-the-fly）电源管理寄存式DIMM支持用于DDR1的2.5-VSSTL2兼容I/O，用于DDR2的1.8-VSSTL2兼容I/O两个三速（10/100/1000）Ethernet控制器（TSEC）两个符合IEEE802.3、802.3u、820.3x、802.3z和802.3AC的控制器支持不同的Ethernet物理接口：1000MbpsIEEE802.3GMII/RGMII，802.3zTBI/RTBI，全双工10/100MbpsIEEE802.3MII，全双工和半双工缓冲区描述符与MPC8260和MPC860T10/100编程模式向后兼容9.6K字节超长帧支持RMON统计支持每个TSEC模块都拥有内部的2K字节的发送FIFO和2K字节的接收FIFO用于控制和状态的MII管理接口可编程CRC生成和校验两个PCI接口4PCI规范Rev2.3兼容高达66MHz数据总线宽度的PCI接口（两种选择）：两个32位的PCI接口一个64位的PCI接口PCI3.3V兼容Not5V兼容两种接口都具有PCI主桥（hostbridge）能力PCI1接口支持PCI代理模式支持PCI－存储器和存储器－PCI流传输PCI读访问存储器预取，并支持延迟读事务支持处理器－PCI和PCI－存储器的posting片上仲裁，PCI1上支持五个主设备，PCI2上支持三个主设备支持对所有PCI地址空间的访问支持奇偶校验可选的硬件强制一致性用于主机和外设之间地址映射的地址变换单元作为目标设备时支持双地址周期通过PCI可访问内部配置寄存器通用串行总线（USB）双角色控制器支持USB活动（OTGon-the-go）模式，包括设备和主机功能符合USB规范Rev2.0支持作为独立USB设备工作支持一个上游端口支持六个可编程USB端点支持作为独立USB主控器工作支持带有一个下游端口的USB根集线器增强的主机控制器接口（EHCI）兼容支持高速（480Mbps）、全速（12Mbps）和低速（1.5Mbps）操作支持带UTMI、串行和UTMI+少引脚接口（ULPI）的外部PHYUSB多端口主控器支持作为独立USB主控器工作支持带有一个或者两个下游端口的USB根集线器增强的主机控制器接口（EHCI）兼容符合USB规范Rev2.0支持高速（480Mbps）、全速（12Mbps）和低速（1.5Mbps）操作支持到没有外部集线器的高速设备的直接连接支持带串行和少引脚数（ULPI）接口的外部PHY本地总线控制器（LBC）多路复用的32位地址和数据，运行速度高达133MHz八块片选支持八个外部从设备多达八拍的突发传输可由片上存储控制器控制的32位、16位和8位端口尺寸每个片选都有三个协议引擎：通用的芯片选择机（GPCM）三个用户可编程机（UPMs）专用的单数据率SDRAM控制器5支持奇偶校验缺省的引导ROM片选带有可配置的总线带宽（8、16或32位）可编程中断控制器（PIC）具备与MPC8260中断控制器在功能和编程上的兼容能力支持8个外部和34个内部独立的中断源支持一个外部（可选的）和七个内部机器检查中断源可编程的最高优先级请求带有可编程优先级的四组中断指向主机处理器的外部和内部中断当处于核禁止中断模式时，将中断重定向到外部的/INTA信号每个中断源都有唯一向量号两个I2C接口二线接口多主设备支持主或从I2C模式支持片上数字过滤消除了总线上的尖峰信号利用引导定序器嵌入式硬件有选择地载入I2CEPROM中的系统初始化数据DMA控制器四个独立的虚拟通道带有可编程带宽控制的多通道并发执行支持所有通道的握手（外部控制）信号：/DMA_DREQ[0:3]、/DMA_DACK[0:3]，/DMA_DDONE[0:3]本地核和远程PCI主设备可以访问所有通道非对齐传输能力数据链接和直接模式完成段或链时产生中断DUART两个四线接口（RxD，TxD，/RTS，/CTS）与原有的16450UART和PC16550D编程模式兼容串行外围接口（SPI）主或从支持通用并行I/O（GPIO）64个并行I/O引脚可被各种芯片接口复用系统定时器周期中断定时器实时时钟软件看门狗定时器八个通用定时器符合IEEE1149.1的JTAG边界扫描集成的PCI总线和SDRAM时钟产生1.3MPC8349E系统结构概述下面几节介绍MPC8349E的主要功能单元。1.3.1PowerPC核6MPC8349EPowerQUICCIIPro包含e300c1PowerPC处理器核，该核是MPC603e核（用在以前的PowerQUICCII处理器中）的增强版本。增强包括两倍的带奇偶校验的L1cache（32K字节的数据cache和32K字节的指令cache），以及其他提高性能的特性。e300c1核与已有的基于MPC603e核的产品的软件向上兼容。关于处理器核的详细信息参考下列资料：e300PowerPC™核参考手册（描述了编程模型、cache模型、内存管理模型、异常模型和指令时序）（序号#E300CORERM）PowerPC系统结构32位实现的编程环境手册（序号#:MPCFPE32B）e300c1核是实现了PowerPC系统结构的微处理器家族的低功耗实现。该核实现了PowerPC系统结构的32位部分，提供了32位有效地址、8、16和32位的整型数据类型、以及32和64位的浮点数据类型。e300c1核是一个超标量处理器，它每个周期可以发出三条指令（两条指令加一个跳转），并可完成五条执行中的指令。为提高性能，可以乱序执行指令，但核使指令的执行象顺序执行一样完成。e300c1核集成了五个执行单元——一个带有完整的乘法和除法操作的整型单元（IU）、一个浮点类型单元（FPU）、一个带有静态分支预测的分支处理单元（BPU）、一个用于数据传输的取/存单元（LSU）和一个系统寄存器单元（SRU）。并行执行五条指令的能力以及使用具有快速执行时间简单指令产生了极高的性能和吞吐率。大多数整型指令都可以在一个时钟周期内执行。在e300c1核上，对FPU采用了流水技术，因此每个时钟周期都可以发出并完成