电子设计大赛_模块的电路分析

功能电路1、DA转换电路题目要求信号发生器的频率从100Hz到10KHz，对DA转换速度要求不是很高，但设计要求电压值误差绝对值小于1%，所以应选用转换精度高的芯片。本系统使用12位D/A转换芯片MX7541的双极性电路接法，电路图如图所示GND3B14B1013B1114B1215B25B36B47B58B69B710B811B912RFB18VREF17IOUT11IOUT22VDD16MX754158234671LF356AH58234671LF356AH10K20K5K20K4720pF+12-12+12-12OUTPUTDATA+5V基准源2、峰值检波电路0.1uFC210K10KU21N60U11N60+558234671OPA277+12-121uFC1INPUTA/D326741,5,8AD811AN+12-122N3904510单片机控制510峰值检波电路是由二极管电路和电压跟随器组成，其工作原理为：当输入电压正半周通过时，检波管U2导通，对电容C1、C2充电，直到到达其峰值。三极管的基极由单片机或FPGA控制，产生10us的高电平使电容放电，以减少前一频率测量对后一频率测量的影响，提高幅值测量精度。其中U1为常导通，用以补偿U2上造成的压降。电容C1、C2的取值需根据被测信号的频率合适的选取，此电路中的二极管使用高频二极管，可大大提高测量范围的频率上限。3、真有效值检测电路设计对于有效值的检测，我们选用AD637来实现。AD637是真有效值测量芯片。其有效值计算公式为2[]INRMSRMSVVAvgV。应用时只需在芯片的外围添加适当的电阻、电容即可实现任意波形交变信号的有效值的测量。其中平均电容C1可用来设定平均时间常数，并决定低频准确度，输出纹波大小和稳定时间。R1、R2、C1、C2及运放OPA277构成一二阶低通滤波滤除检波后的纹波。电路连接图如图所示：BO14SI13NC12+VS11-VS10RMSOUT9FI8BI1NC2AC3OFFSET4CS5DI6DB7AD637AD63724KR124KR258234671LF356-12+12+5INPUT+12-120.22uFC12.2uFC32.2uFC251085326741OPA277+12-12OUTPUT4、滞回比较电路之一（MAX912）MAX912是由MAXIM公司生产的双组高速电压比较器。该器件传播速度快(典型值为10ns),能接受差动输入信号并具有互补性的TTL兼容输出。为抑制干扰引起的误翻转，我们采取了带正反馈的滞回比较电路的形式。我们采用反相输入的方式，其正向阈值电压225FRuVRR，对应比较后信号的下降沿。负向阈值电平为0V，对应于比较后信号的上升沿。故输出信号的上升沿仍属过零比较。示意图如图所示。故对两路信号进行相位测量时就不能采用平时的直接异或法，而应先利用上升沿进行分频再异或。电路图如图所示：124678113,14AMAX912CPER11.2k100R2RF+5inputOUTPUT+50.01uFC10.1uFC2-5-50.01uFC10.1uFC2100uFC3100uFC36、MAX195AD采样MAX195是美国Maxim公司推出的16位逐次逼近式A/D转换器。内置采样保持电路，三态串行数据输出，输出时高位在前。我们采用的是同步转换传输方式，即在16位模数转换进行的过程中将转换好的上一位数据位输出。CLK既作为转换时钟又作为串行数据输出时钟。此种转换方式可以实现最大的转换传输速度,因为前一次转换结束后,下一次转换可以紧跟着立即开始,实现不间断地连续转换。转换过程必须与转换时钟CLK同步,查到EOC变高后即开始读数。电路连接图如图4—8所示：BP/UP1CLK2SCLK3VDD4DOUT5DGND6EOC7CS8VDDA16ASSA15AGND14AIN13REF12VSSD11RESET10CONV9MAX195MAX195+5CLK0.1uF58234671LF356AHINPUT+12-12-50.1uFDATA+5+5+510uF10uF+57、高速AD—MAX1425电路MAX1425是美国Maxim公司推出10位高速模数转换器，最高采样率为20M。MAX1425采用差分流水线结构，片内集成高性能的采样保持放大器和参考电压源，采用单一的时钟信号来控制内部所有的转换。因其输入电阻仅为6.5K,故在电路设计时在其前端加一级运放进行缓冲隔离,单端输入，INP通过交流方式与输入信号耦合。MAX1425的采样时钟由FPGA根据信号的频率大小128倍频后给出。运放3脚的电阻很重要，它有效地减小了输入电阻，因而也减小了共模干扰的影响。100pF0.1uF100pF0.1uF0.1uF0.1uF0.1uF0.1uF+5+558234671LF356AH1001001KINPUT5022pF0.1uF+5FPGAFPGA0.1uF+50.1uF+52.2uF2.2uF2.2uF2.2uF10uFAGND1AVDD2REFP3REFIN4REFN5CML6AGND7AVDD8INP9INN10CMLP11CLK13D028D127D226D325D424DGND23DVDD22D816D717D618D519DVDD20DGND21D915OE/PD14CMLN12MX14258、高速DA转换电路DAC904为TI公司的一种14位高速数模转换器，转换速率可达165Msps，差分电流输出。该DAC的数据的写入及数模转换的开始都是由CLK信号来控制的，在CLK的上升沿锁存数据，CLK的下降沿更新DAC的模拟输出。设定其参考电压为外部输入。电路连接图如图所示：FPGA+50.1uF+50.1uF26BIT11BIT22BIT33BIT44BIT55BIT66BIT77BIT88BIT99BIT1010BIT1111BIT1212BIT1313BIT1414CLK28+VD27DGND26NC25+VA24BYP23Iout21Iout21AGND20BW19FSA18REFIN17INT/EXT16PD15*DAC904280.1uF2K200200326741,5,8AD811AN+5400output-5FPGA基准源+59、程控放大电路（PGA）AD600是一个双通道低噪声、宽频带、增益可变放大器。内部采用可编程控制衰减器和固定增益放大器级连的结构，使其增益和动态参数更加稳定。其增益表达式为()3220GGaindBV（GV为C1LO和C1HI之间的电压差即控制电压，范围-625mV-+625mV）。增益控制通过外接一16位串行电压输出D/A转换器MAX541来实现，在电路中配以高精度电压基准Max6225。输入信号的峰值最大为1.4V，在频段范围内可实现增益0dB到40dB可调。C1LO1A1+2A1-3GAT14OUT14A1CM15C1HI16AAD600JNI.C.8I.C.7OUT6TRIM5I.C.1IN2NR3GND4MAX622572346MAX477EPAOUT1AGND2REF3CS4VDD8DGND7DIN6SCLK5MAX541+12+5-5CSSCLKDIN+5inputOUTPUT1K2.9K10、MAX120A/D转换电路我们选用采用BICMOS工艺生产的带采样保持电路的12位模拟数字转换器MAX120，它的转换时间1.6us,采样率可达500Ksps。电路连接如图4—4所示，工作于连续转换模式，ADC与处理器是通过直接存储器（DMA）方式来接口。+5INTCLK0.1uFINPUTMODE1CS23RD24CONVST20VDD3D019D118D217D316D415D514D613D711D810D99D108D117VSS2Vref5DGND12AGND6CLKIN21AIN4INT/BUSY22U1MAX120-120.1uFDATA0.1uF2.2uF10uF11、稳压电源模块12、AGC自动增益控制我们选用AD603构成自动增益控制电路，作为AD9851后级，以确保输出电压峰峰值能够稳定在1V。AD603是一种单通道宽频带、低噪声、低畸变、高增益精度、控制电压和增益成线形关系的VGA芯片，可以通过控制电压来控制放大器的增益，从而实现增益自动控制。电路连接图如图所示。（电路增益由1脚和2脚间的电压差Vg控制，二者之间的关系为：2脚接固定参考电压，1脚电压由后级峰值检测电路提供。2N3906和几个外围电阻组成一个IQ1＝300uA左右的恒流源，2N3904作半波检测。流入电容C1的电流Ic就是Q1和Q2集电极电流之差。当输出信号幅度较小时，Q2集电极电流IQ2减小，Ic＝IQ1-IQ2增大，反馈电压增大，AD603的1、2脚间电压差增大，电路增益提高。当输出信号幅度增大时，Q2集电极电流IQ2增大，Ic＝IQ1-IQ2减小，反馈电压减小，电路增益也随之降低，如此反复，最终电路将进入到稳定状态，输出信号幅度恒定。电容C1的大小选择也很重要，大了会降低自动增益控制的灵敏度，小了会减小AGC的频率范围。R1、R2、R3均可调节输出信号幅度。）为了进一步扩展频带，我们设计时降低了信号输出幅度。由于AD603的频率响应特性特性，到10MHz时信号有效值上扬。我们在AD603后串接一电阻R对其进行频率补偿，使其幅值稳定。经测试该电路信号无明显失真通带范围可由50Hz到40MHz；输出信号有效值为500mV。12345678GNDINAD603AQQ22N3904Q12N3906+5-51K210K+50.1uF0.01uFINPUTR35KR220KR11K23.8K0.1uF0.1uFC10.01uFIcoutput20010uF10uF13、椭圆滤波器AD9851正弦信号的输出含有高频噪声，该噪声可以分为两大类：一类为DAC数模转换所带来的阶梯波分量及其高次谐波，另一类为AD9851内部系统钟及其高次谐波。故需在其后加一个低通滤波器，抑制谐波干扰。考虑到椭圆函数滤波器比全极点型滤波器能做到对理想低通的最佳近似，且在同等技术指标下所需阶数最低，因而电路实现起来也比其他类型滤波器容易，故我们设计了一个截止频率为30MHz的椭圆函数滤波器。滤波器输入输出端都使用运放进行阻抗匹配和信号幅度的调整。14、AD9851电路我们选用DDS集成芯片AD9851来实现。AD9851内置32位频率累加器、10bit高速DAC、高速比较器和可软件选通的时钟6倍频电路。外接参考频率源时，AD9851可以产生频谱纯净、频率和相位都可控且稳定度非常高的正弦波。控制字通过W-CLK引脚接入的控制字写时钟来触发写入的。当控制字写完后，在FQ-UD信号的上升沿的作用下，控制字被写入频率相位数据寄存器，更新DDS的输出频率和相位。AD9851具体电路如图所示。该电路做成了PCB板，电路设计时，十分注意电源和地线的连接，有效地减小了干扰，提高了输出信号的质量。电路连接图如图所示。C150.1uFC510uFFB2+5V+5VAVSSAVDDRESETDVDDDVDDW_CLKFQ_UDR650Ω25ΩR5R43.9kAVSSAVDDAVSSAVDDC160.1uFC610uFDVDDC130.1uFC410uFC110.1uFC310uF+5VC70.1uFC110uFC80.1uFC210uFAVDDAOUTC90.1uFV9851-outFB4FB32.2kR3+5DATA_BUS[0..7]2.2kR12.2kR2+5W_CLKFQ_UDD31D22D13D04PGND5PVCC6W_CLK7FQ_UD8REFCLOCK9AGND10AVDD11RSET12VOUTN13VOUTP14VINN15VINP16DACBP17AVDD18AGND19IOUTB20IOUT21RESET22DVDD23DGND24D725D626D527D428U1AD9851DATA_BUS0DATA_