版图设计课件.

ICCAD版图.1集成电路计算机辅助设计集成电路制造与版图基础微电子学院高海霞Email:[e-mail]版图.2集成电路设计与制造的主要流程框架设计芯片检测单晶、外延材料掩膜版芯片制造过程封装测试系统需求ICCAD版图.3设计创意+仿真验证功能要求行为设计（VHDL）版图数据输出是行为仿真综合、优化——网表时序仿真版图设计后仿真否是否否是集成电路的设计过程集成电路设计的最终输出是掩膜版图，通过制版和工艺流片可以得到所需的集成电路。ICCAD版图.4集成电路设计制版流水加工划片封装封装后的芯片裸片die硅圆片Wafer掩膜版MASK版图layout集成电路的制造过程ICCAD版图.5芯片加工：从版图到裸片制版加工是一种多层平面“印刷”和叠加过程。集成电路版图的作用ICCAD版图.6所设计的版图集成电路版图的作用ICCAD版图.7加工后得到的实际芯片版图集成电路版图的作用ICCAD版图.8内容提要双极集成电路工艺的基本流程双极IC中的基本元器件CMOS集成电路工艺的基本流程集成电路版图设计规则ICCAD版图.9一、双极集成电路工艺的基本流程集成电路技术的核心PN结：集成电路和半导体器件的各类特性都是PN结相互作用的结果；如果通过某种方法使得半导体中一部分区域为p型，另一部分区域为n型，即将p型半导体与n型半导体制作在同一硅片上，则在其交界面就形成PN结。由于半导体器件和集成电路是由不同的n型和p型区域组合构成的，因此，以掺杂为手段，通过补偿作用形成不同类型半导体区域是制造半导体器件的基础。选择性掺杂是集成电路制造技术的核心。ICCAD版图.10实现选择性掺杂的三道基本工序(1)氧化：在温度为800～1200度的氧气中使半导体表面形成SiO2薄层。作为阻挡层，在硅片表面没有SiO2层的区域才允许掺杂原子进入硅片，从而改变硅的性质，而硅上覆盖有SiO2层的区域就起阻挡层作用，阻挡杂质原子进入硅片。SiO2薄膜在集成电路中的作用：作为对杂质选择扩散的掩膜；作为MOS器件的绝缘栅材料；作为器件表面的保护（钝化）膜；作为绝缘介质和隔离介质，如器件之间的隔离，层间隔离；作为集成电路中电容器元件的介质。一、双极集成电路工艺的基本流程ICCAD版图.11实现选择性掺杂的三道基本工序(2)光刻：有选择地去除SiO2层。借助于掩膜版，并利用光敏抗蚀涂层发生光化学反应，结合刻蚀方法在各种薄膜上制备出合乎要求的图形，实现掩膜版图形到硅片表面各种薄膜上图形的转移。光刻工艺需使用掩膜版生成合适的图形。一、双极集成电路工艺的基本流程ICCAD版图.12实现选择性掺杂的三道基本工序(3)掺杂：在半导体基片的一定区域掺入一定浓度的杂质元素，形成不同类型的半导体层，来制作各种器件。掺杂工艺主要有两种：扩散和离子注入。扩散：在热运动的作用下，物质的微粒都有一种从高浓度的地方向低浓度的地方运动的趋势。在IC生产中，扩散的同时进行氧化。一、双极集成电路工艺的基本流程ICCAD版图.13按照制造器件的结构不同可以分为：双极型：由电子和空穴这两种极性的载流子作为在有源区中运载电流的工具。MOS型：PMOS工艺、NMOS工艺、CMOS工艺BiCMOS集成电路：双极与MOS混合集成电路按照MOS的栅电极的不同可以分为：铝栅工艺、硅栅工艺（CMOS制造中的主流工艺）按照CMOS工艺的不同可以分为：P阱工艺、N阱工艺、双阱工艺工艺类型简介一、双极集成电路工艺的基本流程ICCAD版图.14制备NPN晶体管的工艺流程(1)基区氧化：原始材料为N型硅片，将作为最终NPN晶体管的集电区。一、双极集成电路工艺的基本流程ICCAD版图.15制备NPN晶体管的工艺流程(2)基区光刻(3)基区掺杂：采用扩散技术，掺入P型杂质，通过补偿，使衬底的一部分区域变为P型区，成为晶体管的基区。同时表面又生成一层SiO2一、双极集成电路工艺的基本流程ICCAD版图.16制备NPN晶体管的工艺流程(4)发射区光刻：在基区范围内的SiO2层上光刻出一个小窗口，确定发射区的范围。(5)发射区掺杂：采用扩散掺杂技术，掺入N型杂质，通过补偿，使一部分P型基区转变为N型，成为晶体管的发射区。同时表面上又生成一层SiO2一、双极集成电路工艺的基本流程ICCAD版图.17制备NPN晶体管的工艺流程(6)引线孔光刻：在基区和发射区范围内分别刻出窗口，用于制备电极。(7)淀积金属：将用于形成电极。一、双极集成电路工艺的基本流程ICCAD版图.18制备NPN晶体管的工艺流程(8)“反刻”：采用光刻技术，将用作为E电极和B电极的金属保留，刻蚀掉其余部分。硅片背面通过金属化形成C极。构成晶体管管芯。一、双极集成电路工艺的基本流程ICCAD版图.19制备NPN晶体管的工艺流程一、双极集成电路工艺的基本流程ICCAD版图.20IC管芯中的特殊问题(1)隔离问题：由于集成电路中各种晶体管、二极管、电阻和电容等都是制作在同一块硅片上的，采用常规NPN工艺，硅片衬底即为集电区，同一硅片上制作的多个NPN晶体管，集电区连在一起，显然不会与电路中元器件连接关系相一致。因此先要使不同元件相互绝缘而成为各自独立的元件，然后再用金属导电膜将它们按照电路要求相互连接起来。解决方法：采用隔离技术，将不同元器件相互隔开。实际生产中采用多种隔离方法。最简单的是PN结隔离技术（运用PN结的单向导电性），将不同的元器件之间用背靠背的PN结隔开，并且将其中的P区接至电路中的最低电位。一、双极集成电路工艺的基本流程ICCAD版图.21衬底硅片(P型)外延生长N型硅隔离氧化隔离光刻隔离扩散IC管芯中的特殊问题PN结隔离工艺流程一、双极集成电路工艺的基本流程ICCAD版图.22IC管芯中的特殊问题(2)NPN晶体管集电区埋层的引入：因为在集成电路中各元件的端点都从上表面引出，并在上表面实现互连，所以集电极电流在集电区是横向流动的，而为了保证集电结可以承受足够高的反向击穿电压，外延层的电阻率又不能选得很低，这就形成较大的集电极串联电阻。为了减小集电极串联电阻，在晶体管的外延层和衬底之间需要增加N+埋层。一、双极集成电路工艺的基本流程ICCAD版图.23IC管芯中的特殊问题(3)元器件之间的互连：在NPN晶体管工艺中通过淀积金属和反刻工艺形成晶体管电极引出区时，可以同时实现IC内部的互连－不增加工艺。(4)集成电路中的其他元器件：可以在形成NPN晶体管的同时，生成IC中的其他元器件，例如电阻、电容、PNP晶体管等。结论：对采用PN结隔离的双极IC基本工艺，与制作NPN晶体管的基本工艺相比，只需增加外延工艺，当然工艺步骤要增加不少。一、双极集成电路工艺的基本流程ICCAD版图.24PN结隔离双极IC工艺基本流程衬底材料(P型硅)－埋层氧化－埋层光刻－埋层掺杂(Sb)-外延(N型硅)-隔离氧化－隔离光刻－隔离掺杂(B)－基区氧化－基区光刻－基区掺杂(B)和发射区氧化－发射区光刻－发射区掺杂(P)和氧化－引线孔光刻－淀积金属化层－反刻金属互连线－合金化－后工序结论：PN结隔离双极IC基本工艺包括6次光刻。一、双极集成电路工艺的基本流程ICCAD版图.25PN结隔离双极IC中的NPN晶体管一、双极集成电路工艺的基本流程ICCAD版图.26双极IC的工艺流程是按照构成NPN晶体管设计的。在构造NPN晶体管的同时，生成IC中的其他元器件。下面是一种典型的NPN晶体管结构。二、双极IC中的基本元器件ICCAD版图.271.其他NPN晶体管结构二、双极IC中的基本元器件ICCAD版图.282.电阻：R＝Rs×L/WRs称为方块电阻，可以由工艺控制。二、双极IC中的基本元器件ICCAD版图.293.电容：可以采用两种结构类型。MOS结构PN结电容结构(Metal-Oxide-Semiconductor)二、双极IC中的基本元器件PICCAD版图.30二、双极IC中的基本元器件4.二极管可以采用NPN晶体管的不同接法构成二极管。例如：(1)用BC结，发射极开路；(2)用EB结，集电极开路；(3)用EB结，BC短路；(4)用BC结，EB短路；(5)用BC结，CE短路；(6)单独BC结(无发射区掺杂)。不同接法构成的二极管，其击穿电压、结电容等电参数各不相同。ICCAD版图.315.横向PNP晶体管二、双极IC中的基本元器件ICCAD版图.326.纵向PNP晶体管(注意：其集电区即为衬底材料，与隔离墙相连)二、双极IC中的基本元器件ICCAD版图.33说明：版图中只采用了NPN晶体管、二极管和电阻。二、双极IC中的基本元器件ICCAD版图.34小结：集成化线路的特点(以双极IC为例)(1)IC中制备大容量的电容比较困难，高阻值电阻精度差，因此放大电路中多以差分对为基本单元，同时采用恒流源、有源负载等电路结构。(2)双极IC工艺流程是围绕如何使NPN晶体管具有最佳特性安排的，在这同时形成其他元器件。因此双极IC中PNP晶体管特性比NPN晶体管特性差得多，例如PNP晶体管的电流放大系数只有几到20左右。一般情况下尽量少用PNP晶体管。如果需要特性好的PNP晶体管，就要增加工艺流程。二、双极IC中的基本元器件ICCAD版图.35二、双极IC中的基本元器件小结：集成化线路的特点(以双极IC为例)(3)由于下述原因，集成化电路中应少用电阻、电容，尽量改用晶体管。*双极IC中制备NPN晶体管比制备电阻、电容要方便经济得多(晶体管占用面积小)。*晶体管参数一致性和对称性都很好。*容易实现各种特殊的晶体管结构，如复合晶体管、达林顿晶体管、可控增益PNP晶体管等。(4)IC工艺中制备的电阻阻值绝对误差大,但是电阻阻值之比的精度比阻值绝对值的精度好一个数量级。设计电路时，应尽量使电路特性与阻值之比关系密切，而与阻值大小的关系较弱。ICCAD版图.36三、CMOS集成电路工艺流程以CMOS反相器电路为例，介绍使用较多的n阱CMOS工艺的基本流程。1、n阱生成采用p型硅圆片作为CMOS器件的衬底，因此n沟MOS晶体管直接在衬底上制作。为了制作CMOS中的p沟MOS晶体管，需要按下述步骤生成n阱。(1)氧化：在p型硅衬底晶片上生长一层二氧化硅层。(2)光刻1：n阱光刻，在氧化层上刻蚀出进行n阱掺杂的窗口。(3)n阱掺杂。N阱生成后的剖面图如图所示。ICCAD版图.37三、CMOS集成电路工艺流程2.有源区的确定和场氧氧化CMOS器件中，n沟晶体管和p沟晶体管所在的区域称为“有源区”。为了减少寄生晶体管的影响,需要按下述步骤在不同MOS晶体管之间形成较厚的氧化层，称为“场氧”。生长场氧后，也就随之确定了有源区的范围。(1)淀积氮化硅层。生成n阱后，首先去除掉硅表面的氧化层。然后重新生长一层薄氧化层，并淀积一层薄氮化硅（Si3N4）。氮化硅将作为场氧氧化的“掩膜”。由于氮化硅与硅之间热膨胀系数差别较大，为了防止硅表面受热应力的影响，在氮化硅与硅之间生长的薄氧化层起缓冲作用。(2)光刻2：场氧光刻，又称为有源区光刻。将以后作为有源区区域的氧化层和氮化硅层保留，其余区域的氧化层和氮化硅全部去除。(3)氧化层生长。在没有氮化硅层保护的区域（即场区）生长一层较厚的氧化层。图中表面没有氧化层的区域即为有源区。ICCAD版图.38三、CMOS集成电路工艺流程3.生长栅氧化层和生成多晶硅栅电极确定了有源区以后，就可以制作MOS晶体管。首先按下述步骤生长栅氧化层和制作栅电极。(1)生长栅氧化层。去除掉有源区上的氮化硅层及薄氧化层以后，生长一层作为栅氧化层的高质量薄氧化层。(2)在栅氧化层上再淀积一层作为栅电极材料的多晶硅。(3)光刻3：光刻多晶硅，只保留作栅电极以及起互连作用的多晶硅。光刻后的剖面图如图所示。ICCAD版图.39三、CMOS集成电路工艺流程4.形成p沟MOS晶体管形成栅电极后，就可以制作n沟和p沟MOS晶体管。下面是制作p沟MOS晶体管的步骤。(1)光刻4：p沟MOS晶体管源漏光刻，在光刻胶层上刻蚀出进行p沟MOS晶体管源漏区掺杂的窗口。(2)