数字电子技术-7.

第七章数字系统的分析与设计7.1概述7.2数字系统的扩展7.3数字系统的分析7.4数字系统的设计7.1概述一、按组成方式的不同可把数字系统分为两大类1）由多片同一类型芯片组成的数字系统称为功能扩展2）由多片不同类型的芯片组成的数字系统称为系统综合二、综合型数字系统分为四类1）多片不同组合逻辑芯片构成的数字系统称为组合复合型；2）由多片不同时序逻辑芯片构成的数字系统称为时序复合型;3）由组合逻辑芯片控制时序逻辑芯片所构成的数字系统称为组合时序型；4）由时序逻辑芯片控制组合逻辑芯片所构成的数字系统称为时序组合型。7.2数字系统的扩展随着数字系统所处理的数据位数的增加,需要对功能芯片进行扩展。一、中规模集成组合逻辑电路的功能扩展1、试用两片74151组成“16选1”数据选择器2、试用两片3线-8线译码器74LS138组成4线-16线译码器例：用两片74151组成“16选1”数据选择器。D01D2D3D4D5D6D7DS0A1A2AYY74151(2)0D1DD2D34D5D6D7DS0A1AA2YY74151(1)YY≥11D12435DD2A3D0DDD13DD2DDDD1411819101DDA615DAA70&)()(70126012501240123012201210120012315012140121301212012110121001290128012321DAAADAAADAAADAAADAAADAAADAAADAAAADAAADAAADAAADAAADAAADAAADAAADAAAAYYYYYYYY2121例：试用两片3线-8线译码器74LS138组成4线-16线译码器。二、1、用74LS194构成八位双向移位寄存器。2、试用两片74LS161接成八位二进制计数器方法一：串行进位方式（异步方法）方法二：并行进位方式（同步方法）3、试用两片同步十进制计数器74160接成二十九进制计数器。方法一：整体清零法(清零信号为29)两片同步十进制计数器74LS160接成二十九进制计数器。方法二：整体置数法（置数信号为28）4、如果要构成一个M进制计数器，当M＞N且M为合数时，可将M分解为N1与N2之积，即将两个计数器分别接成N1进制计数器和N2进制计数器，然后以并行进位方式或串行进位方式将它们连接起来。当M不为合数时，可采用整体清零方式或整体置数方式。分别置数方式：M=7×9=63，即63进制计数器示例一：整体置数方式：83进制计数器示例二：例：用两片74290采用异步级联方式组成的二位8421BCD码十进制加法计数器。计数长度：10×10=1003Q2Q1Q0Q74290(1)∧∧CP0CP1R02R01S9192)SQ0∧Q12QQ374290(2)∧CP0CP102)RR0191SS92计数脉冲置数脉冲清零脉冲个位输出十位输出01Q2QQ3Q01Q2QQ3Q三、存储器容量的扩展1024×1扩展为1024×81、位扩展的方式2、字扩展方式256×8扩展为1024×8注意地址分配7.3数字系统的分析一、模块化分析方法步骤如下:(1)列出各功能模块的逻辑功能；不必从模块内部电路分析,把各模块看成黑箱处理；(2)根据给出的电路图理清各模块之间的连接关系或控制关系；(3)根据给定条件分析各模块的工作状态以及整个系统的工作状态；(4)列出整个系统的功能表或状态转换图或者画出其时序图；(5)说明整个系统的逻辑功能。二、分析举例1、组合复合型数字系统由2片74LS283和1片74LS85组成BCD码加法器2、时序组合型数字系统1）两片4位加法器74283和4片移位寄存器74LS194组成硬件加法电路2）74LS161和74LS138组成顺序脉冲发生器3）74LS161和74LS151组成的序列信号发生器3、组合时序型数字系统用8线-3线优先编码器74LS148和同步四位二进制计数器74LS161组成的可控分频器4、时序复合型数字系统由74LS194和74LS160组成跳频信号发生器例7.9（P241）COSSSSYYYYXXXX0123012301231691012301230123＝且或若TSSSSZZZZSSSSCO0090012301230123TSSSSZZZZSSSSCO且且若)1789(1011101101000110001001)1156(100010110101101010110)963(100101100011∴电路为十进制BCD码加法器例7.10：功能：顺序脉冲发生器例7.12分析：CPQ2(A2)Q1(A1)Q0(A0)Y0000Y=D0=11001Y=D1=12010Y=D2=13011Y=D3=04100Y=D4=15101Y=D5=06110Y=D6=07111Y=D7=0输出波形：YCP11101000功能：序列信号发生器例7.13Y端输出：可控分频器原理：若I7=0，则Y2Y1Y0=000，YEX=0，使D3D2D1D0=0000,此时74LS161为十六进制计数器；若I6=0，则Y2Y1Y0=001，YEX=0，使D3D2D1D0=0001,此时74LS161为十五进制计数器；同理，74LS161可分别控制为十四、十三、十二、十一、十、九等进制计数器已知：74LS194的初始状态为0001，fcp1=10KHz，fcp2=10Hz,试分析输出Y波形的频率成份。分析：CP2Q3(D3)Q2(D2)Q1(D1)Q0(D0)74LS160Y00001九进制10/9KHz10010八进制10/8KHz20100六进制10/6KHz31000二进制10/2KHz40001九进制10/9KHzY端循环出现四种频率成分CP2Y100ms10/9KHZ10/8KHZ10/6KHZ10/2KHZ功能：跳频信号发生器。练习1：试用计数器74161和数据选择器设计一个01100011序列发生器。解：由于序列长度P=8，故将74161构成模8计数器，并选用数据选择器74151产生所需序列。CPQ0Q1Q20Y1Y2Y3Y4Y5Y6Y7Y练习2：组成脉冲分配器。74161DD32DDLQQRDQ01301CPCP∧1ET2EPD1Q1000Y23A2Y1S1YA474138YYSSY0Y315YA7612Y60Y235YY14YYY7Y7.4数字系统的设计一、数字系统是用来对数字信号进行采集、加工、传输、运算、处理和输出的,因此一个完整的数字系统往往包括输入模块、功能子模块、控制模块、输出模块和时基模块等5个部分,各部分具有相对的独立性,在控制模块的协调和指挥下完成各自的功能。因此可用模块化设计方法来设计数字系统。数字系统的组成二、模块化设计方法的步骤(1)逻辑抽象,确定输入、输出逻辑变量和电路状态数(2)确定系统的时钟信号;(3)根据系统的设计要求,划分系统的模块;(4)根据各功能模块的要求选用SSI、MSI、LSI实现;(5)画出数字系统电路图。三、举例试设计一个八层电梯楼层显示控制器,要求如下:(1)能显示电梯行进楼层的位置；(2)能响应电梯楼层按钮的呼唤,控制电梯的上、下行；(3)电梯在行进时不响应呼梯。开门允许呼梯等待呼梯关门禁止呼梯呼梯自动行进（2S）电梯楼层显示控制器的模块图1.试用两片74LS148接成16线-4线优先编码器2.试用两片CC14585组成一个8位数值比较器3.试用2片74LS283和1片74LS85组成BCD码加法器4.试用两片4位加法器74283和4片移位寄存器74LS194组成硬件算法电路5.试用74LS161和74LS138组成顺序脉冲发生器6.试用74LS161和74LS151组成的序列信号发生器7.试用8线-3线优先编码器74LS148和同步四位二进制计数器74LS161组成的可控分频器8.试用74LS194和74LS160组成跳频信号发生器习题课数字系统的综合