数字电子技术抢答器设计方案

1摘要：锁存器、优先编码电路、译码电路将参赛队或选手的编号在显示器上输出，以上几个部分组成主体电路。通过定时电路和译码电路将秒脉冲产生的信号在显示器上输出实现计时功能、用555芯片构成报警电路，以上两部构成扩展电路。主体电路与扩展电路相互控制。抢答器通电后，三个数码管都显示0，按下清零键进入正常工作状态。当选手按下抢答按钮后，倒计时停止，数码管显示选手编号及抢答的时间。关键词：抢答电路，定时电路，报警电路，时序电路，Proteus7.4a仿真软件引言抢答器同时供7名选手或7个代表队比赛，设置一个系统清除开关和一个抢答控制开关，由主持人控制。抢答器具有锁存与显示功能，即选手按动按钮，锁存相应的编号，并在LED数码管上显示，同时扬声器发出报警声响提示。选手抢答实行优先锁存，优先抢答选手的编号一直保存到主持人将系统清零为止。抢答器具有定时抢答功能，且一次抢答的时间由主持人设定（如30秒）。当主持人启动“开始”键后，定时器开始进行减计时。参赛选手在设定的时间内进行抢答，抢答有效，定时器停止工作，七段数码管上显示选手编号和抢答的时间，并保持到主持人将系统清零为止。如果定时时间已到，无人抢答，本次抢答无效，系统报警并禁止抢答，定时器上显示00。1设计方案将抢答按钮与锁存器相连，使得输入锁存器（74LS373）的是各位选手的高低电平，而非经过优先编码后的BCD码。然后经优先编码、译码电路后显示在数码管上；同时，由主持人开关及其他部分的线路通过门电路实现对抢答电路和定时电路的控制。本设计方案的总体方案框图如图2所示。1.2设计原理本电路由抢答电路、定时电路、报警电路、秒脉冲产生电路等几部分组成。抢答电路完成基本的抢答功能，即抢答开始后，当选手按动抢答键时能显示选手的编号，同时能封锁输入电路，禁止其他选手抢答；定时电路的主要功能是完成定时抢答；报警电路的主要功能是完成对非法抢答的报警、选手抢答后的提示以及倒计时结束的提示。2图2方案二的总体方案框图2电路设计2.1抢答电路抢答电路的主要功能有两个：一是能分辨出选手按键的先后顺序，并对优先抢答选手的编号进行锁存，并且使其他选手的按键操作无效；二是将优先抢答选手的编号进行译码，在七段数码管上显示出来。本次设计选用八D锁存器74LS373、8-3优先编码器74LS148、译码器74LS247、共阳极七段数码显示管及反相器等几个芯片完成上述功能。当74LS373片的使能端LE为高电平是锁存器中的内容可以更新，但在返回低电平时实现锁存，如果此时输出控制端为低电平，即输出三态门打开，锁存器中的地址信息就可以经过三态门输出。74LS373的功能表如表1所示。表174LS373功能表输出控制输入输出OELEDQ0111010000×Q01××Z74LS148是8线-3线优先编码器，即8个信号输入端，3个信号输出端。此外还设置了输入使能端EI,输出使能端EO和优先编码工作状态标志GS。74LS148的功能表如表2所示。表274LS148功能表3输入输出EI01234567A0A1A2GSEO1××××××××11111011111111111100×××××××0000010××××××01001010×××××011010010××××0111011010×××01111100010××011111101010×0111111110010011111111110174LS247是一个七段译码器，它将BCD码通过译码电路编译成为一个七位的二进制数，与共阳极七段数码显示管相连，用来显示选手编号。74LS247的功能表如表3所示。表374LS247功能表十进制输入BI/RBO输出字形LTRBIDCBAabcdefg011000010000001011×000111001111121×001010010010231×001110000110341×010011001100451×010110100100561×011010100000671×011110001111781×100010000000891×1001100001009抢答电路的连接如图3所示。4+5VA7QA13B1QB12C2QC11D6QD10BI/RBO4QE9RBI5QF15LT3QG14U574LS247R6220RR7220RR8220RR9220RR10220RR11220RR12220R+5V01011121231341526374EI5EO15A09A17A26GS14U274LS14812U3:AD03Q02D14Q15D27Q26D38Q39D413Q412D514Q515D617Q616D718Q719OE1LE11U174LS373R1220R+5V12U6:A74LS0412U7:A74LS04主持人清零按钮图3抢答电路电路的工作原理是：当任意一选手按下按钮时，八D锁存器74LS373工作，与输入端相对应的输出端输出低电平，该低电平经8-3八位优先编码器74LS148编码输出的A0-A2为与输入信号相对应的三位二进制码，这个三位二进制码经过反相器输入到七段译码器74LS247，74LS247的输入二进制码在其最高位置零时，输出范围是0-7，而由于74LS373的D0脚始终是不确定电平，所以最终的输出范围是1-7。74LS148的优先编码工作状态标志GS与74LS373的使能端LE相连，而GS在进行编码后有高电平变为低电平，使LE变为低电平，从而锁住电路。2.2定时电路此部分电路分别由秒脉冲产生电路和计时器译码显示电路组成。秒脉冲产生电路的功能，顾名思义就是负责产生秒脉冲作为计时器译码显示电路的信号源。计数器译码显示电路的功能是，负责接收由秒脉冲产生电路发出的秒脉冲信号转换为十进制的可视信息经由七段显示译码器输出。整部分电路的功能就是为比赛提供显示比赛时间。2.2.1秒脉冲产生电路秒脉冲产生电路是由555组成的多谐振荡器，电路如图4所示；555的功能表如表4所示。5R4DC7Q3GND1VCC8TR2TH6CV5U8555R415kR568kR161kC21uFC510uF+5VD1LEDABCD图4555组成的多谐振荡器表4555的功能表输入输出阀值输入（6）触发输入（2）复位（4）输出（3）放电管××00导通Vcc2/3Vcc1/311截止Vcc2/3Vcc1/310导通Vcc2/3Vcc1/31不变不变图中电容C5的放电时间和充电时间分别为221InCRtCR27.0，CRRInCRRt)(7.02)(21212；于是从555的输出CP端输出的脉冲的频率为CRRttf)2(43.112121，结合我们的实际经验及考虑到元器件的成本，我们选择的电阻值为R1=15K，R2=68K，C=10uF，代入到上式中即得ZHf1，即秒脉冲。2.2.2计时器译码显示电路本电路功能是由74LS192芯片的串接实现的。PL(11引脚)为置数端,UP为加计数6端,DN为减计数端,TCU(12引脚)为非同步进位输出端,TCD(13引脚)为非同步借位输出端,D0—D3为计数器输入端，Q0—Q3为数据输出端，MR（14引脚）为清除端。74LS192的功能表如表5所示。表574LS192功能表清零MR预置PL时钟预置数据输入输出UPDND0D1D2D3Q0Q1Q2Q31×××××××000000××ABCDABCD01↑1××××加计数011↑××××减计数由74LS192输出的四位二进制码经过七段译码器74LS48译码后输出七位二进制码，再由两个共阴极七段数码显示管显示出相应的时间。74LS48的功能表如表6所示。表674LS48功能表十进制输入BI/RBO输出字形LTRBIDCBAabcdefg011000011111110011×000110110000121×001011101101231×001111111001341×010010110011451×010111011011561×011010011111671×011111110000781×1000111111118791×1001111100119定时电路的总体图如图6所示。当开关SW2闭合时，74LS192芯片是置数状态，即将D0-D2输入的高低电平在Q0-Q2端口输出，经过74LS48译码后在共阴极七段数码显示管中显示出来；当开关SW2断开时，74LS192芯片是计数状态，555多谐振荡电路输出的秒脉冲为74LS192提供脉冲上升沿，推动74LS192进行减计数。R4DC7Q3GND1VCC8TR2TH6CV5U8555R415kR568kR161kC21uFC510uF+5V+5VD1LEDD015Q03D11Q12D210Q26D39Q37UP5TCU12DN4TCD13PL11MR14U974LS192D015Q03D11Q12D210Q26D39Q37UP5TCU12DN4TCD13PL11MR14U1174LS192A7QA13B1QB12C2QC11D6QD10BI/RBO4QE9RBI5QF15LT3QG14U1374LS48A7QA13B1QB12C2QC11D6QD10BI/RBO4QE9RBI5QF15LT3QG14U1474LS48+5V+5V121312U12:A74LS10SW2SW-SPST+5VR110k图6定时电路2.3报警电路报警电路是由一个单稳态触发电路、一个多谐振荡电路及一个放大电路组成。单稳态触发电路和多谐振荡电路皆由555芯片组成，放大电路由三极管构成。当有信号输入时，555构成的单稳态触发电路工作，产生一个有周期脉冲，推动555构成的多谐振荡电路产生一定频率的脉冲，推动扬声器发出声音报警。报警电路如图7所示。74LS148的14脚(GS)R4DC7Q3GND1VCC8TR2TH6CV5U10555R4DC7Q3GND1VCC8TR2TH6CV5U4555R210KRR333KRR1510KRQ12N697R135.1KRC10.01uC310uC40.1uR1410KRLS1SPEAKER图7报警电路82.4时序电路定时电路的时序控制电路如图9所示。当74LS192的13脚（即BO2）和74LS148的14脚（即GS）给三态与非门输入高电平，而555给三态与非门输入秒脉冲时，三态与非门就会输出另一个秒脉冲，从而推动74LS192进行减计数，使得定时电路正常工作。555多谐振荡器3脚U9（74ls192）13脚74ls148的14脚74ls192的11脚121312U12:A74LS10图9定时电路的时序电路3总体仿真使用Proteus7.4a仿真。首先，将定时置数开关打到接地端，定时显示电路出现预置的时间（30秒），而按下主持人清零按钮后，抢答显示电路显示0。相应电路如图10。R4DC7Q3GND1VCC8TR2TH6CV5U8555R415kR568kR161kC21uFC510uF+5V+5VD1LEDD015Q03D11Q12D210Q26D39Q37UP5TCU12DN4TCD13PL11MR14U974LS192D015Q03D11Q12D210Q26D39Q37UP5TCU12DN4TCD13PL11MR14U1174LS192A7QA13B1QB12C2QC11D6QD10BI/RBO4QE9RBI5QF15LT3QG14U1374LS48A7QA13B1QB12C2QC11D6QD10BI/RBO4QE9RBI5QF15LT3QG14U1474LS48+5V+5V+5VA7QA13B1QB12C2QC11D6QD10BI/RBO4QE9RBI5QF15LT3QG14U574LS247R6220RR7220RR8220RR9220RR10220RR11220RR12220R+5V01011121231341526374EI5EO15A09A17A26GS14U274LS14812U3:AD03Q02D14Q15D27Q26D38Q39D413Q412D514Q51