实验四等精度测频

-1-实验四等精度测频一、实验目的1.掌握QuartusII软件的基本应用。2.掌握Modelsim软件的基本应用，学习通过仿真波形观察各信号逻辑关系。3.练习例化，多模块连接，规划小型程序结构。4.掌握等精度测频原理及Verilog程序实现方法。二、实验仪器与软件1.电脑2.FPGA开发板FB1393.QuartusII软件4.Modelsim软件三、实验原理频率是一个基本物理量，在各种物理实验及电路设计项目中经常对频率量进行测量，通常频率测量有三种方法：测周法、定时计数法和多周期同步测频法（等精度测频）。1.测周法被测信号系统时钟测周法，适用于低频信号图1测周法原理图测周法即测量一个信号周期（上升沿到上升沿）内包含的系统时钟周期的个数N，由于系统时钟周期为已知（系统频率fsys的倒数），因此很容易算出被测信号的周期：T=N*(1/fsys)进而得到被测信号频率：F=fsys/N从上述公式中可以得出，测周法适用于频率较低的信号，频率越低测量精度越高，同时测量时间也越慢。2.定时计数法被测信号闸门时间t定时计数法，适用于高频信号不同步图2定时计数法-2-定时计数法即在一个规定时间t（闸门）内，测量被测信号的周期个数N，则被测信号周期为：T=t/N，频率为：F=N/t。从上述公式可以看出，定时计数法时候与频率较高的信号，频率越高精度越高。3.多周期同步测量法被测信号系统时钟预置闸门同步闸门多周期同步测量（等精度）T=scnt*(1/fsys)/ecntF=ecnt*fsys/scnt图3多周期同步测频法多周期同步测频法原理如图3所示，预置闸门控制单次测量时间，当预置闸门开启（高电平）时，测频并没有真正开始，而是要等到被测信号的上升沿到来，才开启同步闸门，即开始真正的测频。同样，当预置闸门关闭（低电平）时，测频并没有被终止，而是要等到被测信号的上升沿到来，才关闭同步闸门，停止测频。从图3可以看出真正测频时间为同步闸门开启时间，略大于预置闸门时间，同步闸门开启时间与系统时钟和被测信号同步，测频误差不随频率大小变化，因此习惯上称多周期同步测量法为“等精度测频”。测频（同步闸门为高电平）时对系统时钟上升沿计数得到N1，同时对被测信号上升沿计数得到N2。则被测信号周期为：T=N1*(1/fsys)/N2，频率为：F=N2*fsys/N1。4.程序结构-3-clk_genPLLCLK_50clk_6k188clk_0k773key_procKEYsigfre_measfre_indata_procfre_outdigihex,dpsysclk等精度测频模块clk_49k5clk_625kclk_100图4等精度测频实验程序结构如图4所示，方框内为等精度测频Verilog程序实现框图，其他部分为测试频率。四、实验内容和步骤1.在工程模板FB139_Default的rtl子文件夹内编写程序fre_meas.v、data_proc.v和digi.v，并在顶层模块FB139_TOP.V内例化链接，完成等精度测频模块的编写。2.在rtl文件夹内编程key.v和key_proc.v，并生成PLL的IP核程序clk_gen.v，产生四种测试频率信号，通过按键对测试频率进行选择。3.在顶层模块FB139_TOP.V内例化连接所以模块。4.编写测试平台counter_tb.v，用Modelsim软件对程序进行仿真，分别观察各模块内部信号的逻辑关系是否正确。5.将仿真正确的程序加入QuartursII工程FB139_Default进行编译，并通过USBBlaster下载器下载。用按键选择被测频率信号，观察数码管显示数据是否正确。五、预习要求1.练习QuartusII工程建立过程。2.练习Modelsim工程建立过程。3.复习理论课内容“按键识别”和“数码管动态扫描”。4.预习等精度测频实现方法，推到计算公式，构思Verilog程序实现方法。六、实验报告1.整理实验程序。2.分析讨论实验中出现的问题及解决方法。