基于FPGA的高速IIR数字滤波器设计与实现

电子科技大学硕士学位论文基于FPGA的高速IIR数字滤波器设计与实现姓名：罗海申请学位级别：硕士专业：通信与信息系统指导教师：何旭20070601摘要摘要数字滤波器是现代数字信号处理系统的重要组成部分之一。IIR数字滤波器又是其中非常重要的一类虑波器，因其可以较低的阶次获得较高的频率选择特性而得到广泛应用。木文研究了IIR数字滤波器的常用设计方法，在分析各种IIR实现结构的基础上，利用MATLAB针对并联型结构的IIR数字滤波器做了多方面的仿真，从理论分析和仿真情况确定了所要设计的IIR数字滤波器的实现结构以及中间数据精度。然后基于FPGA的结构特点，研究了IIR数字滤波器的FPGA设计与实现，提出应用流水线技术和并行处理技术相结合的方式来提高IIR数字滤波器处理速度的方法，同时又从IIR数字滤波器的结构特性出发，提出利用IIR数字滤波器的分解技术来改善IIR滤波器的设计。在IIR实现方面，本文采用VerilogHDL语言编写了相应的硬件实现程序，将内置SignalTap11逻辑分析器的IIR设计下载到FPGA芯片，并利用Altera公司的SignalTapII逻辑分析仪进行了定性测试，同时利用HP频谱仪进行定性与定量的观测，仿真与实验测试结果表明设计方法J下确有效。关键词：数字滤波器，无限长单位冲激响应，现场可编程门阵列，MATLAB，Verilog硬件描述语言AbstractDigitalfilteriSoneoftheimportantcontentsofdigitalsignalprocess．Withitsgoodcharacteristicoffrequencyselectioninlowerorderincomparison谢tllFIR．IIRdigitalfilteriswidelyappliedinmodemsignalprocessingsystems．ThispaperhasstudiedseveralcommonmethodstOdesignstableIIRdigitalfilter．Firstly,basedontlleanalysisofIIRbasicrealizationarchiteetures．thearithmeticsimulationusingM√^TLABhasbeenstudiedaccordingtoparalellrealizationarchitectureofIIRdigitalfilter,andwiththesimulationresultsandtheoreticanalysis，thefinalarchitectureanddataresolutionofIIRfilterhasbeendecided．Secondly,theFPGAdesignandrealizationofIIRdigitalfilterhasbeenresearched．InordertoimprovethespeedandperformanceofIIRdigitalfilter,ontheonehand。fromthestructureoftheFPGA。thepileliningtechnologyandtheparallel—processtechnologyhavebeenstudied．Ontheothelhand，fromthestructureoftheIIRdigitalfilter,made111Se：ofthedecomposingtechnologytoimprovethedesign．TheSChavebeenvalidatedbyM棚，ABsimulationandVerilogHDLprogram．Atlast，the14”IIRdi西talfilterhasbeendesignedanddownloadedintoStratixFPGAdevice．Comparedthesimulationresul招withthetestresultsusingAltera’SSignalTapIIanalyzerandHP’Sfrequencyspectrumanalyzer,thedesignisCorrect，andcanmeettherequest．KeyWords：DigitalFilter,IIRFPGA，MATLAB，VerilogHDLII图目录图目录图1．1数字滤波器的理想幅频特性⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯．5图1．2IIR滤波器的直接型实现结构⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯．．6图1．3IIR滤波器的级联型实现结构⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯．．8图1-4IIR滤波器的并联型实现结构⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯．8图1．5有限字长乘法器的噪声模型⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯．15图1-6数字滤波器的乘积量化模型⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯15图2．1MATLAB的FDATool工作界面⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯25图2．2不同类型的带通IIR幅频特性MATLAB仿真⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯26图2．314阶椭圆带通IIR滤波器的相频特性⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯．27图2-414阶椭圆带通IIR滤波器的群时延特性⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯．28图2．514阶IIR数字滤波器的零极点分布图⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯．．29图2．614阶IIR数字滤波器的零极点细化分布图⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯．30图2．7输入信号量化的仿真模型⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯。32图2-8Stratix系列FPGA内部乘法操作(18x18．bit模式)⋯⋯⋯⋯⋯⋯⋯⋯⋯．34图2．9IIR数字滤波器的MATLAB仿真模型⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯．34图2．10IIR数字滤波器频响的MATLAB仿真结果⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯36图2．“并行实现的fIR数字滤波器(简化图)⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯．．4l图2．12并行数据输入的IIR数字滤波器⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯43图2．1314阶并联型IIR数字滤波器的内部结构⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯43图2．14Stratix系列FPGA的乘法块及加法块结构图⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯45图2．15乘加截位的不同结构⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯46图2．16并联型高阶IIR结构层次图⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯46图3-1IIR数字滤波器实现平台硬件结构⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯49图3-2JTAG仿真，下载器连接示意图⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯．．53图3．3FP(讽与CPLD的JTAG链连接图⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯53VI图目录图3-4Programmer工具自动检测JTAG链上设备型号⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯．54图3．5SignaaTapII中的JTAG链扫描工具⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯．．54图3-6改进的IIR实现结构⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯56图3．714阶并联结构IIR数字滤波器的冲激响应⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯．59图3罐FPGA的JTAG编程接口引脚分布⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯6l图3-9IIR数字滤波器的MATLAB测试模型⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯．62图3．10SignalTapII逻辑分析模块嵌入FPOA的原理⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯．．63图3．11输入不同单频及噪声时的SignalTapII波形⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯66图3．12输入带外单频(f=-I．421MHz)信号频谱与IIR输出信号频谱比较⋯⋯⋯．68图3．13输入带外单频(仁1．621MHz)信号频谱与IIR输出信号频谱比较⋯⋯⋯．69图3．14输入带内单频(f=-I．491MHz)信号频谱与IIR输出信号频谱比较⋯⋯⋯．70图3．15输入带内单频(f=-I．521MHz)信号频谱与IIR输出信号频谱比较⋯⋯⋯．7l图3．16输入带内单频(f=-I．561MHz)信号频谱与IIR输出信号频谱比较⋯⋯⋯．72图3．17输入白噪声信号频谱与IIR输出频谱比较⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯74附图1Altera公司FPGA开发软件QuartuslI(Ver6．1)界面⋯⋯⋯⋯⋯⋯⋯⋯。82附图2Xilinx公司FPGA开发软件ISE(Ver7．1i)界面⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯82附图3SynplifyPro(VerB．11软件用户界面⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯83附图4FPGA硬件平台实物图⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯．．83附图5IIR实现的测试平台⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯84附图6FilterSolution软件界面(Ver8．1)⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯84VⅡ表目录表目录表1-1VerilogHDL不同层次的描述方式⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯19表3．1EPl$40与XC2V4000的参数比较⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯51表3．214阶并联型IIR数字滤波器的系数⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯．58表3．3FPGA资源占用及性能列表⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯59VUl缩略字表缩略字表ADC(Analog-to—DigitalConverter)模拟一数字转换器ADI(AnalogDeviceIne．1美国模拟器件公司APF(AllPassFilter)全通滤波器BPF(BandPassFilter)带通滤波器BSF(BandStopFilter)带阻滤波器CAD(ComputerAidedDesign)计算机辅助设计CPLD(ComplexProgrammableLogicDevice)复杂可编程逻辑器件DAC(Digital—to—AnalogConveneO数字一模拟转换器DF(DigitalFilter)数字滤波器DSP①igitalSignalProcessing／Processor)数字信号处理(器)ECP(EffectiveCriticalPath)有效关键路径FFT(FastFourierTransform)快速傅立叶变换FIR(FiniteInpulseResponse)有限冲激响应FPGA(FieldProgrammableGateArray)现场可编程门阵列FSF(FrequencySamplingFilter)频率采样滤波器HPF(HighPassFilter)商通滤波器IF(InterpolatingFilter)内插滤波器IIR(InfiniteInpulseResponse)无限冲激响应liT(Impulse-lnvariantTransformation)单位冲激不变变换ISP(In·SystemProgrammable)在系统可编程JTAG(JointTestActionGroup)联合测试行动小组LC(LimitCycle)极限环LPF(LowPassFilter)低通滤波器MSPS(Mega／MitlionSamplesPerSecond)每秒百万次采样PCB(PrintedCircuitBoard)印制电路板PLL(Phase·LockedLoop)锁相环PSD(PowerSpectrumDensity)功率谱密度缩略字表RAMfRandomAccessMemory)随机访问存储器RNS(ResidueNumberSysteml余数系统SNRfS／N，Signal—to—NoiseRatio)信噪比SoC(System．on—Chipl片上系统SOPC(SystemonProgrammableChip)可编程单芯片系统SRAM(StaticRAM)静态随机存储器TAP(TestAccessPort)测试访问端口VerilogHDLrVerilogHardwareDescriptionLanguage)Verilog硬件描述语言X独创性声明本人声明所呈交的学位论文是本人在导师指导下进行的研究工作