器件物理JFET014

西安电子科技大学XIDIDIANUNIVERSITY第三章结型场效应晶体管2020/1/31场效应器件物理2020/1/3XIDIANUNIVERSITY3.0引言FET（FieldEffectTransistor）FET基本结构原理：半导体导电沟道，阻值是受控的；控制电极（栅电极）产生与沟道垂直方向上的“电场”上述电场“调制”导电沟道的电导----场效应电）电子、或空穴）参与导（只有一种载流子（或）场效应晶体管载流子同时参与导电）（电子和空穴两种极性双极性晶体管晶体管TransistorEffectFET(FieldBT2020/1/3XIDIANUNIVERSITY3pn-JFETpnJunctionFETMESFETMetal-SemiconductorFET(SchottlyBarrierGate)MOSFETMetal-Oxide-SemiconductorFET传统结构：金属铝栅-SiO2-Si系统FET典型结构：高掺杂多晶硅栅-SiO2-Si系统FET新结构：金属硅化物栅-高K介质（绝缘层）-Si系统FETIGFET：InsulatorGateFET，栅和半导体之间存在绝缘层(绝缘栅）3.0引言FET分类电容栅：栅晶体管MOSMOSFET：肖特基结MESFET结栅pn：JFET-pnFET场效应3.1JFET主要内容JFET的结构和类型JFET的基本工作原理I-V特性的定性分析I-V特性的定量分析JFET的几个重要参数JFET结合n沟耗尽型3.1JFETn沟耗尽型JFET结构栅（Gate）：又称控制栅，高掺杂P+，P+区等电位源（Source）：提供导电载流子漏（Drain）：接受导电载流子沟道（Channel）：两个P+区耗尽层之间的半导体区(n区)，导电通道L-沟道长度，W-沟道宽度，d-沟道厚度，2a-原始沟道厚度加VDS，载流子从源漂移到漏，形成漏电流ID栅结偏压VGS则改变耗尽层厚度，从而调制沟道电导P+N结：栅结3.1JFET分类(1)n沟道pn-JFETn型沟道，电子导电VDS0，使电子从源流到漏p沟道pn-JFETp型沟道，空穴导电VDS0，使空穴从源流到漏p沟工作频率比n沟小沟道导电类型划分：n型沟道(n沟)，p型沟道(p沟)3.1JFET分类(2)n沟道增强型pn-JFET零栅压时不存在沟道，VTN0n沟道耗尽型pn-JFET零栅压时已存在沟道，VPN0沟道为高阻材料，零栅压时，栅结内建电势已使沟道完全耗尽而夹断按照0栅压时是否存在沟道划分：耗尽型，增强型3.1JFET分类(3)p沟道增强型pn-JFET零栅压时不存在反型沟道，VTP0p沟道耗尽型pn-JFET零栅压时已存在反型沟道，VPP03.1JFETI-V特性定性分析p+n结，耗尽层（势垒区）宽度W与外加偏置电压Vpn（反偏：Vpn为负）关系：W与Vpn之间有一一对应关系，无论知道其中哪一个量，就唯一确定另一个量。注意电压下标字母前后顺序的含义以及表示的电压之间关系如：VDG=VDS+VSG=VDS-VGSdbieNVV)(2WpnVGS＝0SDGGP+nP+栅结：p+n结3.1JFETID-VDS特性定性分析偏置特点：VGS=0→P+型栅区均为0电位，沟道存在VDS≥0，有电流ID导电沟道形状：源端沟道截面积最大，从源到漏不断减小沟道中X点从源到漏，栅结反偏压VXS增加(VDS≥0)，源端PN结0偏，近漏端PN结反偏，漏端反偏压最大为栅结反偏压栅结偏压有电势差点相对于降落在沟道上，沟道方向上任一点XSXSXSGSSXGSGXXSDSVVVVVVVVSXVX0,0,n沟道耗尽型pn-JFET：0栅压沟道存在XVDS很小→ID∝VDS（线性区）VDS很小→沟道方向沟道厚度不相等的现象很不明显→沟道相当于是一个截面积均匀的电阻→源漏电流ID随VDS几乎是线性增加→ID∝VDS（线性区）3.1JFETID-VDS特性定性分析VDS↑→ID随VDS增加的趋势减慢，偏离直线(过渡区)VDS↑→沟道方向沟道厚度不相等的现象逐步表现→近漏端pn结耗尽层加宽，即沟道变窄→沟道等效电阻↑→ID随VDS增加的趋势减慢，偏离直线3.1JFETID-VDS特性定性分析VDS增加→“夹断”（Pinchoff）VDS↑→栅漏结反偏压增加→漏端沟道厚度刚好减小到零，漏端沟道夹断相应VDS和ID分别为漏源饱和电压VDS(sat)和饱和漏电流IDsat夹断点:沟道厚度刚好等于0的点夹断点的栅结偏压是一定的（使耗尽层厚度h=原始沟厚a）若VGS不变，不管夹断点在什么位置，则夹断点与源之间的电位差（栅结偏压）都保持不变，为VDS(sat)3.1JFETID-VDS特性定性分析DSDSGSGDVVVV栅结偏压VDSVDSsat，器件进入饱和区VDS↑→漏端pn结耗尽层进一步扩大，夹断点逐步向源端移动原沟道区：导电沟道区+耗尽层夹断区，电流被夹断了吗？电流连续性：导电沟道区上的电势差VDSsat使电子从源出发漂移到达夹断点，立即被漏极与夹断点间耗尽层中强电场(VDS-VDSsat产生)扫向漏极，形成IDID大小由导电沟道区决定3.1JFETID-VDS特性定性分析ID=IDsat：夹断点与源之间（导电沟道区两端）的电位差保持VDS(sat)不变夹断点与源间长度（有效沟长）L`≈L-ΔLL长沟器件，L较长，L`≈L,有效沟长基本不变,沟道形状不变，→导电沟道区的等效电阻近似不变→电流维持为夹断点时的IDsat不变沟道长度调制效应（短沟器件显著）：短沟器件，L较短，夹断点与源间长度的减小相对明显，→导电沟道区的等效电阻减小→IDS略有增加3.1JFETID-VDS特性定性分析VDS再继续增加——击穿区：VDS↑→使栅和漏极之间反偏电压过大，导致pn结击穿，使JFET进入击穿区。记这时电压为BVDS0注意：实际上这时真正击穿是由于D-G之间电压达到击穿电压BVDGBVDS0=BVDG，栅漏结击穿，BVDG一定3.1JFETID-VDS特性定性分析DSDSGSDSDGVVVVV03.1JFETVGS0的修正偏置特点：VGS0,栅结已经反偏，耗尽层宽度大于VGS＝0情况，沟宽减小VDS0，导电沟道形状还是与零偏时一样，沿沟道方向沟道截面积不断减小，沟道均比零偏情况下更窄修正1:线性区：有效沟道电阻增加,曲线斜率在减小，ID比零偏情况小修正2:饱和电压：击穿电压：越厉害越负，，是定值，栅漏反偏压漏端夹断夹断点：漏端沟道刚好)()()()(0satDSGSsatDsatDSGSsatDSGSGDGDVVIVVVVVVah3.1JFETVGS0的修正越负越负，一定，栅漏结击穿，DSGSDSGSDSGSGDGDBVVBVVBVVBVBV03.1JFET夹断电压夹断电压：沟道全夹断时（h=a）的栅源电压VGS，记为Vp（耗尽器件Vp）n沟，Vp0,使p+n结反偏；p沟，Vp0,使n+p结反偏（增强器件VT）n沟，VT0,使p+n结正偏；p沟，VT0,使n+p结正偏VDS错改为VGSdPbidGSbieNVVeNVVa)(2)(2计算：沟道夹断时，耗尽层宽度正好等于a，由单边突变结耗尽层公式Vp=Vbi-2e2aNd例：若a=0.75μm，Na=1018cm-3，Nd=1016cm-3，得Vbi=0.814V，VP=-3.54V0结泄漏电流PN,为沟道彻底夹断沟道从源到漏截止区：DPGSIahVV结论：栅结偏压产生的电场改变了耗尽层大小，即改变了沟道电导，从而控制了漏电流大小——电压控制器件3.1JFET截止区与夹断电压N沟耗尽型JFET的输出特性（ID-VDS）曲线簇：非饱和区：漏电流同时决定于栅源电压和漏源电压饱和区：漏电流与漏源电压无关，只决定于栅源电压3.1JFETI-V特性2020/1/3XIDIANUNIVERSITY3.2JFETIDS-VDS特性定量分析ID-VDS表达式可利用欧姆定律推导：I(x)=J(x)×A(x)=σ×E(x)×A(x)=(eμND)×[-dV(x)/dx]×{w[a-h(x)]}2020/1/3XIDIANUNIVERSITY3.2JFETIDS-VDS特性定量分析ID-VDS表达式（与下一章MOS器件类似）非饱和区：0＜VDS＜VDS(sat)=VGS-VPIDS＝β[2(VGS-VP)VDS-VDS2]β称为跨导因子，β＝(eμnND)dW/LL、W和d分别是沟道的长、宽和厚度饱和区：VDSVDsatIDS＝β(VGS-VP)2(1+λVDS)λ为沟道长度调制系数,λ≡△L/(LVDS)，λ代表漏源电压引起的沟道长度的相对变化率。截止区：VGS＜VP沟道完全消失，IDS＝02020/1/3XIDIANUNIVERSITY3.2JFETIDS-VDS特性定量分析JFET转移特性转移特性：栅源电压VGS对漏极电流ID的控制特性。通常用饱和区中的ID-VGS关系表示。ID-VGS表达式：由饱和区IDS电流表达式可得IDS＝β(VGS-VP)2=β=IDSSIDSS为栅压0V时的沟道漏电流22P)1(VPGSVV2)1(PGSVV电压控制器件：输入电压VGS调控沟道电阻，控制IDS（BJT为电流控制器件）输入端G-S为反向偏置，输入电流为反偏pn结电流，很小，输出阻抗很高（BJT低输入阻抗）沟道电流IDS为多子漂移电流，所以JFET为单极器件（BJT为双极器件）饱和区指沟道电流为饱和的区域（BJT饱和区指VCE基本不变区域）3.1JFETJFET器件特点2020/1/3XIDIANUNIVERSITYEND