基于FPGA正交解调器的开题报告

中北大学毕业设计开题报告学生姓名：张荣晶学号：0806044106学院、系：电子与计算机科学技术学院电子科学与技术系专业：电子科学与技术设计题目：基于FPGA信号数字正交解调器指导教师:孟令军2011年10月10日毕业设计开题报告1．结合毕业设计课题情况，根据所查阅的文献资料，撰写2000字左右的文献综述：文献综述1.1本课题研究的背景和意义正交解调能够有效地提取信号的幅度和相位信息，在雷达、声纳和通信等领域都有着广泛的应用[1]。我们可以将数字正交解调算法应用到船用无线气象传真机的数字化信号处理平台上,对传真信号进行解调。对解调算法进行仿真验证并基于定点数字信号处理器DSP芯片对算法进行了实现。仿真和实验结果表明,开发的信号处理平台工作稳定可靠,算法可以实现对相信号解调,验证了方案的可行性和正确性[3]。在对中频信号的接受处理时常常采用正交解调的方法对其进行处理。本文利用现场可编程门阵列（PFGA）设计了一种数字正交解调器来提取输入信号的幅度，它采用内建RAM实现数控振荡器，利用内嵌乘法器实现数字混频，借助滤波器IP核实现低通滤波器，以及利用宏模块实现数学运算。1.2本课题相关理论1.2.1信号数字正交解调原理信号数字正交解调的工作原理如图1所示[2]。输入信号分别与正交的同频正交余弦信号相乘，再经低通滤波器除倍频分量，得到I、Q两路正交的基带信号，计算其均方根，即可得到信号的幅度信息。cos(nwT)Isignalx(n)FPGAEnvelopeSin(nwT)图1数字正交解调原理图数字正交解调的输入信号先被高速A/D器件采样，然后以数字信号的形式进行混频滤波等运算。A/DNCO22QILPFLPFQ设输入信号为：)](cos[)()(twttaty其中，a(t)为输入信号的瞬间幅度，w为输入信号的载波频率。经ADC采样后的数字信号为：)](cos[)()(twnTnatx式中，T=1/f,f为ADC采样频率。数控振荡器NOC输出频率为w的正余弦信号，分别与x(n)相乘后，得到：))(sin())(2)(cos((21)(2))(cos())(2)(cos((21)(1nnwnTnanxnnwnTnanx分别对两路信号进行低通滤波，将2w分量滤除后，得到了I、Q两路正交的基带信号。))(sin()(21)())(cos()(21)(nnanQnnanI求其均方根，即可获得回波的包络信号：22)()()(nQnIna数字正交解调是先对输入信号进行A/D采样，再利用数字技术实现混频，滤波等[4]。所以很好地解决模拟正交解调中两路幅相不平衡问题，使得I、Q通道在幅度一致性和相位正交性上有着更高的精度。1.2.2AD转换的基本原理A/D转换器的功能是将输入的模拟电压信号u转换成数字D输出。模拟量可以是电压、电流等电信号，也可以是压力、温度、湿度、位移、声音等非电信号。但在A/D转换前，输入到A/D转换器的输入信号必须经各种传感器把各种物理量转换成电压信号。A/D转换器的输入电压信号u在时间上是连续的，而输出的数字量D是离散的，所以进行转换时必须按一定的频率对输入电压信号u进行采样，得到采样信号us，并在下一次采样脉冲到来之前使us保持不变，从而保证将采样值转化成稳定的数字量[5]。因此，要将稳定的模拟信号转化成稳定的数字信号，必须经过采样、保持、量化和编码4个步骤。下面主要介绍一下逐次逼近ADC的工作原理。逐次逼近ADC包括n位逐次比较型A/D转换器如图2所示。它由控制逻辑电路、时序产生器、移位寄存器、A/D转换器及电压比较器组成。CP.....数字.输.出量图2逐次比较型A/D转换器框图逐次逼近转换过程和用天平称物重非常相似。天平称重物过程是，从最重的砝码开始试放，与被称物体行进比较，若物体重于砝码，则该砝码保留，否则移去。再加上第二个次重砝码，由物体的重量是否大于砝码的重量决定第二个砝码是留下还是移去[5]。照此一直加到最小一个砝码为止。将所有留下的砝码重量相加，就得此物体的重量。仿照这一思路，逐次比较型A/D转换器，就是将输入模拟信号与不同的参考电压作多次比较，使转换所得的数字量在数值上逐次逼近输入模拟量对应值。对图2的电路，它由启动脉冲启动后，在第一个时钟脉冲作用下，控制电路使时序产生器的最高位置1，其他位置0，其输出经数据寄存器将1000……0，送入D/A转换器[6]。输入电压首先与D/A器输出电压（VREF/2）相比较，如v1≥VREF/2，比较器输出为1，若vIVREF/2，则为0。比较结果存于数据寄存器的Dn-1位。然后在第二个CP作用下，移位寄存器的次高位置1，其他低位置0。如最高位已存1，则此时vO=（3/4）VREF。于是v1再与（3/4）VREF相比较，如v1≥（3/4）VREF，则次高位Dn-2存1，否则Dn-2=0；如最高位为0，则vO=VREF/4，与vO比较，如v1≥VREF/4，则Dn-2位存1，否则存0……0。以此类推，逐次比较得到输出数字量。1.2.3混频的理论原理1.2.3.1混频的概念电压比较器控制逻辑电路时钟数据寄存器移位寄存器D/A转换器D1D2Dn-1Dnn启动脉冲模拟输入量v1VREF基带信号通常都是调制在一个载波上的，为了将其搬移到零中频，通常需要和一个本地载波相乘，实现频谱的搬移，这就是混频[7]。它就是将模拟混频的表达是离散化以后可以得到数字混频的表达式1.2.3.2混频的实现混频的实现容易想到的结构，应该包含如下部分（基于查找表结构的数字混频）1）相位累加器，用于累加输出第N时刻的相位。2）两个查找表，查找表的输入为第N时刻的相位，查找表的内容为cos和sin值两个乘法器，分别用于实现I，Q两路，接收数据和本地载波的相乘运算[11]。1.2.3.3基于查找表结构的数字混频器的分析（1）乘法器资源的分析通常数字混频器位于下变频的最前沿，AD转换以后的数据，输入到芯片以后，会首先与本地载波混频[8]。受限于当前的技术条件，告诉AD采样得到的数据位宽，一般不会超过16位，而假设本地载波也只用16位数表示，那么此时需要的乘法器是两个16x16的乘法器，以目前的FPGA资源，实现这样位宽的乘法器是没有任何问题的。（2）查找表资源的分析前面已经提到过，在构造cos和sin查找表的时候，表的地址是相位值，表的内容是相应的cos和sin值，而且前面已经假设cos和sin值是用16位的数据进行表示的[11]。假设相位的值也是用16位的数据表示，意味着表的地址宽度为16位，通过精巧的设计电路，可以把表的地址位宽减少到14位，此时我们计算一下表的总大小2x2^14x16=2^19bit=512Kbit1.2.4低通滤波器数字滤波器有ITR（无限冲击响应）和FIR（无限冲击响应）两种实现形式，ITR()()cos(2)()()sin(2)LOLOXtftftYtftft()()cos(2)()()sin(2)()()cos(2)()()sin(2)LOLOLOSLOSXnfnTfnTYnfnTfnTfXnfnnffYnfnnf的优点是可以取得非常好的通带和阻带衰减，还可以得到准确地通带和阻带的边缘频率。缺点是不具有线性相位，且存在稳定的问题[9]。FIR的优点是具有线性相位，且无稳定性的问题。但是，为了获得好的通带和阻带衰减，FIR滤波器的阶次往往较大，占用资源多且计算量大。对于资源丰富且运行频率高的FPGA,其滤波器可以选用FIR形式。在FIR滤波器设计中，较常用的方法为窗函数法，即用特定的窗函数对理想低通滤波器的冲击响应进行截断，获得满足误差要求的滤波器，如下式所示：)()()(nRnhnhNd其中hd(n)为理想低通滤波器的冲击响应，RN(n)为所选窗函数的冲击响应。可以选用汉宁窗，其冲击响应如下式所示：)]12cos(1[21)(NnnRn汉宁窗的优点是，频谱的最大边瓣衰减大，且边瓣谱峰渐进衰减速度大，缺点是主瓣宽度大，为了达到设计的频率指标，所需的N值较大[10]。根据系统中低通滤波器的频率要求，取汉宁窗的N值为33。FIR滤波器的电路实现结构有全并行、全并行和多位串行三种形式，其中全并行结构占用资源最多，但是运行速度最快，一个时钟周期读一个数据，同时输出一个运算结果，如图3所示[15]。输入并行输出并行数据数据如图3滤波器的电路结构控制单元数据位扩展并行转换器移位寄存器组前加单元中间处理单元后处理单元1.3参考文献[1]温世杰，王小华，陈晓冬，郁道银.基于PFGA的超声信号数字正交解调器.光电子.激光，2008，19（10）；1324-1326.[2]叶金来，黄洁，江桦.中频信号正交解调原理与实现.福建工程学院报，2004,2（2）；172-175.[3]赵思琦，马殿光，邵彦冰，唐厚君.数字正交解调在定点DSP上的实现.电气自动化，2010，32（6），77-79[4]王锐，吴畏，蒲林.AD8348正交IQ解调器及其应用,微电子，2007，37（3），446-448.[10]聂伟，王昭辉，汤作伟．基于的数字调制器的实现［Ｊ］．实验技术与管理，2007,24（9）：89-92.[5]韩炎，张艳花，王康宜.数字电子技术基础.电子工业出版社,291-293[6]李晓林，牛煜光，阎高伟.单片机原理及接口技术.电子工业出版社,229-231[7]姜萍，王建新，吉训生.FPGA实现的直接数字频率合成器[J].2002，28（5）：43-47.[8]曾桂根，叶平，郑宝玉.一种改进结构的数字混频正交变换法.信号处理，2010，26[9]，1307-1309[9]郭继昌，向晖，滕建辅，李香萍.基于FPGA的FIR滤波器的实现.电子技术应用，2000，5：60-63[10]赵欣欣索红光刘玉树,基于改进汉宁窗的信息检索模型.自然科学版，2006,4:191-194[11]JohnsD，MartinK．Analogintegratedcircuitdesign[M]．NewYork：JohnWiley&Sons，Inc，1997，23—37．[12]BrownLF．Designconderationsforpiezoelectricpolymerultrasoundtransducers．IEEETransactions，Ultrasonic，FerroelectricsandFrequencyControl，2000，47(6)：1377．[13]BrownLF．Optimizingthedesignofpiezoelectricpolymerultrasoundtransaducer．IEEEUltrasonicsSymposium，2000，2：1101．[14]RupertB.DougP.Atotalcostapproachtoevaluatingdifferentreconfigurablearchitectureforbasebandprocessinginwirelessreceivers[J].IEEECommunicationMagazine,2003(1):105-113.[15]LeopoldE.Pellon.ADoubleNyquistProductDetectorforQua-dratureSample.IEEETrans.OnSP,1992,40(7):1670-1681毕业设计开题报告２．本课题要研究或解决的问题和拟采用的研究手段（途径）：2.1本课题研究和解决的问题本课题主要研究的是正交解调器的数控振荡器（NCO）、数字混频、低通滤波器等模块的设计。其中要解决的问题有：（1）通过相位累加器得到相位值，根据相位值查正弦、余弦表，得到所需的样本值。（2）如何通过PFGA设计一个乘法器来实现数字混频。2.2本课题的研究手段2.2.1数字正交解调器总体设计该系统总体的设计框图如图4所示图4正交解调器的设计框图2.2.2数字正交解调器的FPGA设计方案2.2.