基于Quartus设计四位二进制减法器

1基于Quartus设计四位二进制减法器2一、实验目的利用Quartus设计一个四位二进制减法器二、实验程序及程序分析libraryieee;useieee.std_logic_1164.all;IEEE库使用说明entitysub1isport(a,b,c:instd_logic;output,carry:outstd_logic);endsub1;实体说明，其中a,b,c为输入，output为当前位输出，carry为借位architecturebehaofsub1issignalabc:std_logic_vector(2downto0);3beginabc=a&b&c;process(abc)begincaseabciswhen000=output='0';carry='0';when001=output='1';carry='1';when010=output='1';carry='1';when011=output='0';carry='1';when100=output='1';carry='0';when101=output='0';carry='0';when110=output='0';carry='0';when111=output='1';carry='1';whenothers=null;endcase;endprocess;endbeha;以上为构造体，将a&b&c赋值给abc，通过判断abc的8种情况实现当前位的输出及进位。其中a，b为减数与被减数的同一位的4输入端，c为借位的输入端，比如当abc=011时，此时，低位向当前位借了一位，此时被减数a变为1，同时当前位向高位产生了借位，所以输出为output=0，carry=1，其余的情况类似。三、实验电路连接四、实验仿真结果输入电平：5输出电平：可以清楚地看到，当x为1111，y为1001时，结果z为00110；当x为1010，y为0101时，结果z为00101。仿真结果与预期的结果一致，仿真成功。（在边沿有些许毛刺）6仿真界面五、实验体会1.实验对quartus的使用有深刻的理解，通过编程仿真时，软件自动分配管脚，免除了复杂的过程；2.同时对用VHDL编写程序流程有了基本掌握；3.学会了对quartus进行设计仿真的设计流程；4.实验中遇到了大大小小的问题，在排除问题的过程中加深了对问题的理解。