北京交通大学数电研讨

数字电子技术研学报告组合逻辑电路设计指导老师：姓名：班级：学号：132*******2015-10-31目录一、研究的问题…………………………………………………………………2二、总体方案设计与论证...........................................................22.1设计方案……………………………………………………………..32.2方案分析……………………………………………………………..3三、集成芯片分析……………………………………………………………..33.18-1数据选择器74LS151应用分析………………………………33.2四二输入与非门7400应用分析…………………………………..33.3四二输入与或门7432应用分析……………………………………33.4六反相器7404应用分析……………………………………………….4四、具体问题分析……………………………………………………………..44.1设计思想流程图……………………………………………………………….44.2输出量的逻辑表达式求解…………………………………………………54.3电路设计…………………………………………………………………………..64.4传输延时的研究设计………………………………………………………..74.5负载能力要求的研究设计………………………………………………..7五、设计方案结果仿真及分析优化……..……………………………9六、设计的优势与创新点…………………………………………………11.七、个人收获……………………………………………………………………11摘要：本文分成四部分，第一部分对题目进行分析，第二部分主要是设定输入输出变量，分析目标，做出真值表，之后画出卡诺图并化简，得到最表达式，为设计电路奠基。第三部分电路设计采用传统数字电路设计方法，然后用TTL门电路和简单集成电路完成初步设计，最后对初步设计进行检查，并做微调以满足电路最后要求。第四部分在电路分析时，使用Multisim对电路进行仿真，并且就传输延时和带负载能力做了着重分析，对分析结果进行了分析总结。关键词：关键词：计数器数据选择器共集放大电路一、研究的问题1、综合设计：当4个输入信号A、B、C和D从0000～1111不断循环时，输出4路F4F3F2F1如题图3所示信号。用2片8选1数据选择器，1片7432，1片7404，1片7400、若干电阻和三极管设计实现题图3波形电路。所有门的延时为10ns。而且4路在t时刻同时产生。每一路能驱动100mW的负载。输出如下波形二、总体方案设计与论证1、利用计数器芯片实现4个输入信号A、B、C和D从0000～1111不断循环；2、利用2片8选1数据选择器和逻辑门电路的组合，实现4路信号的同时输出。3、利用三极管和电阻设计放大电路，提高每路的输出功率，从而实现功率的放大，满足驱动100mW负载的能力。2.1设计方案计数器设计方案论证从图中可以看出，4路输出信号均为下降沿触发的方式，所以计数器应该选择下降沿触发计数器，本探究采用multisim软件进行仿真，所以使用74LS161芯片作为计数器。2片8选1数据选择器和逻辑门电路的组合，实现4路信号的同时输出，且4路输出信号的周期均为16T方案一：将两片8选1数据选择器可以扩展为16选1数据选择器，实现周期为16T信号的输出。方案二：使用两片8选1数据选择器和输入信号的特点，实现2路周期为16T信号的输出，利用组合逻辑电路实现4路信号的同时输出。2.2方案分析方案一虽能简单的实现周期为16T信号的输出，但只能输出1路信号，无法在给定的条件下实现4路信号的同时输出，方案二则可以通过输入信号的特点将8选1数据选择器实现16选1的功能，这样就可以实现2路信号的输出，通过观察图3中4路信号的关系，可以通过设计逻辑门电路实现4路信号的同时输出。因此采用方案二。因为信号经过逻辑门电路，输出电流只能达到几十毫安，三极管和电阻组成的三种放电电路中，共集放大电路动态电压放大倍数接近1但小于1，负载能力强，且输出电压与输入电压同相，输出电阻低，具有电流放大作用，所以采用共集放大电路来提高输出电路驱动负载的能力。三、集成芯片分析3.2计数器74LS161应用分析计数器设计方案论证从图中可以看出，4路输出信号均为下降沿触发的方式，所以计数器应该选择下降沿触发计数器，本探究采用multisim软件进行仿真，所以使用74LS161芯片作为计数器。我设计方案采用芯片74LS161实现4个输入信号A、B、C和从0000～1111不断循环，软件multisim中，74LS161芯片引脚图如图。基本原理：74LS161是一种二进制可预置同步计数器，当LOAD=CLR=0,计数器处于计数工作方式，且ENP=ENT=1时，计数器执行加1计数。在此计数状态下，74LS161为一种典型的二进制同步计数器。计数器脉冲由CLK送入，电路状态按自然二进制码转换，QA为最低位，QD为最高位。当CLK脉冲出现下降沿时，触发器翻转。当15个计数脉冲作用后，计数器状态为1111,。当16个计数脉冲作用后，计数恢复到初始的全零状态。态序表如表信号产生和输出电路设计数据选择器74LS151实现16选1电路设计计数输入（芯片输出）输出QDQCQBQAF1F2F3F4000001000100010010200100100300110010401000010501011000601100010701110100810000100910010100101010100011101111111211001000131101010014111000101511111000表2-174LS151真值表通过对真值表的分析，可知：（1）为使电路工作，使能端始终置低电平。（2）四路输入信号选择三路接入芯片的地址线，一路接入数据线，输出信号可以作为四路输出的一路。有8个数据输入端口D0～D7,3个地址输入端A,B,C,2个互补的输出端F和F非,1个使能输入端S。首先设计8-1数据选择器输出周期16T信号，设计电路图需要1片8选1数据选择器实现周期为16T信号的输出，只能使用3个地址输入端，所以8个数据输入端的值并不是固定不变的，通过观察态序表，可以利用QD在前一半和后一半两个状态分别保持0，和1，使得QA=A,QB=B,QC=C,D0~D7等于QD或错误!未找到引用源。D非，从而实现周期16T信号的输出当输入信号从0000~0111变化时，