VerilogHDL入门基础之时序状态机的设计

时序状态机的设计入门与提高计算机及具有存储器或按照所存储信息执行一系列操作的其他数字系统统称为“时序状态机”，其电路可以通过时序逻辑进行建模。时序状态机的性能与组合逻辑不同，因为时序状态机的输出不仅仅取决于当前的输入值，而且取决于历史的输入值。时序状态机被广泛应用于需要指定顺序操作的应用中。所有的时序状态机都具有如图的通用反馈结构，在这种结构中时序状态机的下一状态是由当前状态和当前输入一起形成的：下一状态逻辑存储器输入输出下一状态当前状态反馈时序状态机可以按是否受一个公共的时钟控制（钟控）分为同步状态机和异步状态机；根据状态数目是否有限分为有限状态机和无限状态机。此处只讨论有限状态机。有限状态机的（FSM）分类有限状态机有米利（Mealy）机和摩尔（Moore）机：米利（Mealy）机：下一状态组合逻辑输出组合逻辑输入输出状态寄存器时钟米利（Mealy）机的下一状态和输出都取决于当前状态和当前输入。摩尔（Moore）机：下一状态组合逻辑输出组合逻辑输入输出状态寄存器时钟摩尔（Moore）机的下一状态取决于当前状态和当前输入，而输出仅仅取决于当前状态。有限状态机常用的描述、开发方法有限状态机可以借助时序图、状态表、状态图以及ASM图进行系统的描述与设计。•时序图可以用于说明系统中及系统与周围环境的接口中信号的有效输入与状态转移之间的关系。•状态表与状态转移表以表格的形式表示在当前状态和输入的各种组合下状态机的下一状态和输出•状态转移图（STG）是一种有向图，图中带有标记的节点或顶点与时序状态机的状态一一对应。当系统处于弧线起点的状态时，用有向边或弧线表示在输入信号的作用下可能发生的状态转移。米利机STG的顶点用状态进行标记，状态转移图的有向边有下面两种标记方法：（1）用能够导致状态向指定的下一状态转移的输入信号来标记（2）在当前状态下，用输入信号的输出来进行标记摩尔机的状态转移图与米利机相类似，但它的输出是由各状态的顶点来表示的，而不是在弧线上表示•算法状态机（ASM）图是时序状态机功能的一种抽象，是模拟其行为特性的关键工具。它类似于软件流程图，但显示的是计算流程图（如寄存器操作）的时间顺序，以及在状态机输入影响下发生的时序步骤。ASM图描述的是状态机的行为动作，而不是存储元件所存储的内容。有时候用机器工作期间的行为动作来描述状态机的状态，比起用状态机产生的数据进行描述更为方便也更为重要•ASMD图是ASM图的扩展。状态机的一个重要应用就是控制时序状态机数据通道上的寄存器操作，而该时序状态机已被分为控制器和数据通道。控制器可以用ASM图来描述，我们修改ASM图的目的是把它连接到状态机所控制的数据通道上。当控制器的状态沿着通道发生转移时，通过标注每个数据通道来指出那些在相关数据通道单元中所发生的寄存器操作以这种方式连接到数据通道的ASM图被称为算法状态机和数据通道（ASMD）图。在把时序状态机数据通道的设计从控制器的设计中分离出来，并在两个单元之间保持清晰联系的情况下，ASMD图有助于阐明这样的时序状态机设计方法。与状态转移并行发生的寄存器操作是在图的通道上标注的，而不是在通道上的条件框或状态框中标注的，因为这些寄存器并不是控制器的一部分。由控制器产生的输出是那些控制数据通道寄存器的信号，以及引发ASM图上标注的寄存器操作的信号。基于状态转移图（STG）的设计对于一个同步时序状态机的给定的STG，设计的任务就是确定下一状态和输出逻辑。如果用一个二进制码来表示时序状态机的状态，那么其值可以存储在触发器中。在时钟的各个有效沿处，状态保持触发器的输入变成下一个时钟周期的状态。同步时序状态机的设计就是要根据机器的状态和外部输入来确定能形成触发器输入的逻辑，该逻辑为组合逻辑，并且应该是最简逻辑。对于有效地STG而言，其每个顶点必须表示一个唯一的状态；每个弧线则表示在指定输入信号的作用下，从给定状态到下一状态的转移，并且从一个节点出发的各弧线必须对应一个唯一的输入。通常，与从一个节点出发的一组弧线有关的布尔条件必须满足和为1（即状态转移图必须考虑到从一个节点出发的所有的可能的状态转移），并且在给定状态下与输入变量判定有关的每个分支条件必须对应于一条唯一的弧线（即时序状态机仅可以由一个节点经过一条弧线转移到下一状态）。根据时钟到来之前的状态值和当前输入值，由同步时序状态机的STG所表示的状态转移将在时钟信号的有效沿处发生。基于状态转移图（STG）的有限状态机的系统设计方法通常包括以下几个步骤：（1）构建状态机的STG（2）消去等价状态（3）选取状态码（如二进制码）（4）编写状态表（5）推出描述保持状态位的D触发器的输入布尔方程（6）利用卡诺图优化布尔方程其余几类可自行查阅有关书籍。