FPGA应用设计

FPGA有关内容补充一、AlteraFPGA系列配置方式表配置方式器件系列StratixIIStratixStratixGXCycloneIICycloneAPEXIIAPEX20K20KE20KCACEX1KFLEX10K10KE10KAFLEX6000串行√√√√√√√√√主动√√√快速被动并行√√√被动并行同步√√√被动并行异步√√√√√√被动串行异步√JTAG√√√√√√√√JTAG边界扫描测试二、FPGA配置过程在FPGA正常工作时，配置数据存储在SRAM单元中，这个SRAM单元也被称为配置存储器（ConfigurationRAM）。由于SRAM是易失性的存储器[3]，因此FPGA在上电后，外部电路需要将配置数据重新载入到片内的配置RAM中。在芯片配置完成后，内部的寄存器以及I/O管脚必须进行初始化（Initialization）。等到初始化完成后，芯片才会按照用户设计的功能正常工作，即进入用户模式[2]。图2显示了AlteraFPGA配置周期的波形。从图中可以看到FPGA上电以后首先进入配置模式（Configuration），在最后一个配置数据载入到FPGA以后，进入初始化模式（Initialization），在初始化完成以后，随即进入用户模式（User-Mode）。在配置模式和初始化模式下，FPGA的用户I/O处于高阻态，当进入用户模式下，用户I/O就按照用户设计的功能工作。图1AlteraFPGA配置周期的波形图一个器件完整的配置过程将经历复位、配置和初始化这3个过程。FPGA正常上电后，当其nCONFIG管脚被拉低时，器件处于复位状态。这时所有的配置RAM内容被清空，并且所有I/O处于高阻态。FPGA的状态管脚nSTATUS和CONF_DONE管脚也将输出为低。当FPGA的nCONFIG管脚上出现一个从低到高的跳变以后，配置就开始了，同时芯片还会去采样配置模式（MSEL）管脚的信号状态，决定接收何种配置模式。随之，芯片将释放漏极开路（Open-Drain）输出的nSTATUS管脚，使其由片外的上拉电阻拉高。这样，就表示FPGA可以接收配置数据了。在配置之前和配置过程中，FPGA的用户I/O均处于高阻态。在接收配置数据的过程中，配置数据由DATA管脚送入，而配置时钟信号由DCLK管脚送入，配置数据在DCLK的上升沿被锁存到FPGA中。当配置数据被全部载入到FPGA中以后，FPGA上的CONF_DONE信号就会被释放，而漏极开路输出的CONF_DONE信号同样将由外部的上拉电阻拉高。因此，CON_DONE管脚的从低到高的跳变表明配置完成，初始化过程的开始，而并不是芯片开始正常工作。INIT_DONE是初始化完成的指示信号，它是一个可选信号，需要通过QuartusII工具中的设置决定是否使用该管脚。在初始化过程中，内部逻辑、内部寄存器和I/O寄存器将被初始化，I/O驱动器将被使能。当初始化完成以后，器件上漏极开路输出的INIT_DONE管脚被释放，同时被外部的上拉电阻拉高。此时，FPGA完全进入用户模式，所有的内部逻辑以及I/O都按照用户的设计运行。在完成配置后，DCLK信号和DATA管脚不应该被浮空（floating），而应该被拉成固定电平，高或低都可以。如果需要重新配置FPGA，就需要在外部将年nCONFIG重新拉低一段时间，然后再拉高。当nCONFIG被拉低后，nSTATUS和CONF_DONE也将随即被FPGA芯片拉低，配置RAM被清空，所有I/O都变成三态。当nCONFIG和nSTATUS都变为高时，重新配置就开始了。三、FPGA的应用领域：在具体的应用上，FPGA的逻辑功能有控制接口、总线接口、格式变换/控制、协议控制接口、信号处理接口、成像控制/数字处理、加密/解密、错误探测/相关等，FPGA的典型应用如表2所示[4]。FPGA应用实验板设计FPGA的典型应用表军事/汽车消费类产品控制自适应行驶控制防滑制动装置/控制引擎全球定位/导航语音命令/雷达信号处理声纳信号处理数字收音机/TV教育类玩具/动力工具音乐合成器/固态应答器高清晰数字电视磁盘驱动控制引擎控制激光打印机控制马达控制/伺服控制机器人控制数字信号处理图形/图像处理工业/医学自适应滤波、DDS卷积/相关、数字滤波快速傅里叶变换波形产生/谱分析神经网络、同态处理动画/数字地图图像压缩/传输图像增强、模式识别数字化控制电力线监控机器人、安全检修诊断设备/超声设备电信网络声音/语音处理个人通信系统（PCS）ADPCM/蜂窝电话个人数字助理（PDA）数字用户交换机（PBX）DTMF编/解码器同波抵消器1200～56600bpsModemxDSL、视频会议传真、终端机无线局域网/蓝牙WCDNAMPEG-2码流传输语音识别/语音合成语音生码器技术文本/语音转换技术语音邮箱四、FPGA的发展现状及发展趋势：FPGA（FieldProgrammableGateArray）是20世纪80年代中期发展起来的一种类型的可编程器件。它不像CPLD那样采用可编程的“与-或”阵列来实现逻辑函数，而是采用查找表（Look-UpTable）实现逻辑函数。这种不同于CPLD结构的特点，使FPGA中可以包含数量丛多的LUT和触发器[5]，从而能够实现更大规模、更复杂的逻辑电路，避免了“与-或”阵列结构上的限制和触发器及I/O端口数量上的限制。近年来，生产工艺上的进步大大降低了FPGA的成本，其功能及性能上的优越性能更为突出。因此，FPGA已成为目前设计数字电路或系统的首选器件之一。目前以硬件描述语言（VerilogHDL或VHDL）所完成的电路设计，经过综合与布局，快速的烧录至FPGA上进行测试，是现代IC设计验证的主流技术。这些可编辑元件可以被用来实现一些基本的逻辑门电路（比如AND、OR、XOR、NOT）或者更复杂一些的组合功能比如解码器或数学方程式。在大多数的FPGA里面，这些可编辑的元件里也包含记忆元件例如触发器或者其他更加完善的记忆块。系统设计师可以根据需要改变FPGA内部逻辑块的连接方式，就好像一个电路试验板被放在了一个芯片里。FPGA一般来说比ASIC（专用集成芯片）的速度要慢，而且消耗更多的电能。但是他们也有很多的优点比如可以快速成品。早在1980年代中期，FPGA已经在PLD设备中扎根。CPLD和FPGA包括了一些相对大数量的可编辑逻辑单元。CPLD逻辑门的密度在几千到几万个逻辑单元之间，而FPGA通常是在几万到几百万。CPLD和FPGA的主要区别是他们的系统结构。CPLD是一个有点限制性的结构。这个结构由一个或者多个可编辑的结果之和的逻辑组列和相对少量的寄存器构成。这样的结构是缺乏编程灵活性的，但是具有对逻辑单元高利用率的优点。而FPGA却是有很多的连接单元，这样虽然让它可以更加灵活的编辑，但是结构却复杂的多。CPLD和FPGA另外一个区别是大多数的FPGA含有高层次的内置模块（比如加法器和乘法器）和内置的记忆体。很多新的FPGA支持部分或完全的系统内重新配置。允许它们的设计随着系统升级，动态重新配置。一些FPGA可以让设备的一部分重新编辑而其他部分则继续正常运行。Xilinx公司以XC4000、Spartan、Virtex系列为代表的FPGA器件其性能不断提高。比如，Virtex-4系列FPGA采用已验证的90nm工艺制造，可提供密度达20万逻辑单元和高达500MHz性能。整个系列分为三个面向特定应用领域而优化的FPGA平台结构，分别是：（1）面向逻辑密度的设计：Virtex-4LX。（2）面向高性能信号处理应用：Virtex-4SX。（3）面向高速串行连接和嵌入式处理应用：Virtex-4FX。同时，Xilinx公司一直致力于提供各种功能的IP核，降低了设计的复杂性，缩短了开发时间。用户可以直接链接到Xinlinx网址上获得最新IP核的有关资料。Xinlinx的IP核包括以下几类：逻辑核（计数器、编码器、锁存器，FIR滤波器、1024点FFT，64位、32位33/66MHz的PCI接口等）、Alliance核（标准总线接口、数字信号处理、通信、计算机网络、CPU等方面的广泛应用）。Altera公司是著名的FPGA生产商，其产品具有高性能、高集成度和高性价比的优点，并且提供了功能全面的开发工具（QuartusII、NiosII等软件）和丰富的IP核、宏功能库等。其FPGA产品系列包括：FLEX系列、APEX系列、ACEX系列、APEXII系列、Cyclone系列、Stratix系列、CycloneII系列、StratixII、StratixIII系列等。Actel公司的FPGA器件广泛应用于通信等领域，部分系列采用了反熔丝结构，可以应用于航空航天、军事的领域。另外一些则采用了Flash工艺制造。FPGA发展趋势大致如下[6]：（1）规模越来越大，集成度越来越高早期的FPGA规模只有几千门，2006年5月份，Xinlinx公司推出世界上第一个65nmFPGA系列：Virtex-5。基于65nm三极栅氧化层技术、11层铜布线工艺、低K材料、新型镍硅自对准技术、新型ExpressFabric技术和ASMBL架构，速度已达到550MHz，可以提供330000个逻辑单元（可编程逻辑门约660万门）和1200个用户I/O。（2）速度不断提高，性能不断提升Xilinx2006年推出的Virtex-5LXFPGA比上一代90nmFPGA提供高出30%的性能，少占用45%的硅片面积，以及提供比上一代90nmFPGA低35%的业界最低动态功耗。Virtex-5系列还通过性能优化的IP块拥有了550MHz时钟频率。高性能SelectIO特性提供了到667MbpsDDR2SDRAM和1200MbpsQDRIISRAM等外部存储器的最快连接。Altera公司于2006年11月份推出StratixIII的65nmFPGA系列。StratixIII比前一代器件快25%，密度是前一代FPGA的2倍，功耗降低了50%，支持四十多个I/O接口标准，具有业界一流的性能，灵活性和信号完整性。如何实现快速的时序收敛、降低功耗和成本、优化时钟管理并降低FPGA与PCB并行设计的复杂性等问题，一直是采用FPGA的系统设计工程师需要考虑的关键问题。如今，随着FPGA向更高密度、更大容量、更低功耗和集成更多IP的方向发展，系统设计工程师在从这些优异性能获益的同时，不得不面对由于FPGA前所未有的性FPGA应用实验板设计能和能力水平而带来的新的设计挑战。例如，领先FPGA厂商Xilinx最近推出的Virtex-5系列采用65nm工艺，可提供高达33万个逻辑单元、1,200个I/O和大量硬IP块。超大容量和密度使复杂的布线变得更加不可预测，由此带来更严重的时序收敛问题。此外，针对不同应用而集成的更多数量的逻辑功能、DSP、嵌入式处理和接口模块，也让时钟管理和电压分配问题变得更加困难。幸运地是，FPGA厂商、EDA工具供应商正在通力合作解决65nmFPGA独特的设计挑战。不久以前，Synplicity与Xilinx宣布成立超大容量时序收敛联合工作小组，旨在最大程度帮助地系统设计工程师以更快、更高效的方式应用65nmFPGA器件。设计软件供应商Magma推出的综合工具BlastFPGA能帮助建立优化的布局，加快时序的收敛。（3）IP库的利用当前具有IP内核的系统级FPGA厂商将IP硬核（指完成版图设计的功能单元模块）嵌入到FPGA器件中；另一方面是大力扩充优化的IP软核（指利用HDL语言设计并经过综合验证的功能单元模块），用户可以直接利用这些预定义的、经过测试和验证的IP核资源，有效地完成复杂的片上系统设计。（4）价格越来越低FPGA市场的激烈竞争推动了价格的不断下调。基于SRAM的FPGA的价格下降很快，每1万门的单价在2004年低降至1美元，到2005年降至0.5美元。Altera公司于2005年第二季度开始批量生产的低端FPGACycloneII，其约33万门的产品以22美元的价格供货。相