OS8804中文手册

特点系统功能•MOST®网络接口处理平台的软件可编程•放大器系统的软件包括：数字交叉，参数均衡器，音调控制•软件可用于双向有源音箱系统•软件可用于数字收音高系统集成•MOST的核心是光纤网络•可编程的16位主机控制器•两个可编程定点DSP•四路103dB动态范围的音频DAC•98dB动态范围•立体声音频ADC•麦克风语音输入的ADC•MPX的ADC，收音机功能•内置直流测量ADC•内置DRAM/SRAM存储控制器•标准128脚MQFP封装描述OS8804是一个高度集成的具备多媒体接口的全功能MOST网络媒体系统。MOST网络接口对在网络上的其他设备进行沟通和控制。OS8804在3.3V环境工作温度范围为-40°C至+85°C。OS8804是一个内置可编程模块的媒体处理系统，非常适合数字收音机，放大器或有源扬声器系统。采用专有的无损处理算法嵌入式DSP实现。芯片内的立体声ADC接收来自音频输入信号，如现有的AM-FM收音机或其他模拟音源。四通道高保真音响DAC提供模拟输出为无源音箱提供音频信号。MPX的ADC适合执行各种无线电标准。直流测量ADC为模拟接口的GPIO和其他系统组件的数字接口供电。DSP0也控制PWMDAC，以支持高效率的重低音的应用程序及控制低功耗应用。..1概述OS8804是一个可编程的智能型硬件平台，支持多种信号处理系统解决方案，由OASISSiliconSystems公司提供与数字收音机，放大器和有源音箱等设备相关的应用软件，如模拟器、仿真器、汇编编程工具和C编译器，并支持用户开发的应用程序。OS8804是一个单片CMOS集成电路，它结合了高速微控制器、高品质的模拟电路及数字信号处理器,包括4个处理器，10个ADC和DAC，各种数字I/O.OS8804内置的可编程主控制器和定点DSP，为各种应用提供了符合成本效益的解决方案。MOST处理器为MOST网络提供了一个标准接口。MOST网络的时钟统一负责芯片内所有组件的时序，从而使整个芯片同步工作。当设备未连接到MOST网络时，MOST处理器仍然通过有效的途径对实时数据进行发送，比如在DSP，源端口，和源转换器之间。如图1-1所示，该芯片包含三个主要总线：控制总线，路由总线，和DSP的I/O总线。控制总线由主控制器管理并低速传递控制信息。路由总线由MOST处理器控制并高速传递源数据。DSP0I/O总线连通DSP0和外部存储器控制器，存储大量数据。两种DSP经各自的I/O总线连接到MOST路由端口和各自对应的COM端口（见图1-2）。COM端口提供主控制器、MOST处理器和每个DSP之间的双向通信。通过控制总线，主控制器还可以访问每个DSP控制器的程序，并能够下载程序到DSP的程序存储器或禁用DSP的最小功耗。GPIO引脚，时钟管理，直流测量ADC等外围元器件连接到控制总线并由主控制器进行管理。控制端口和外围调试端口允许主控制器与专用仪器通信。源转换器同时连接到控制总线和路由总线，使主控制器可启用转换器并调节音量，而源转换器的数据快速地从路由总线发送到MOST处理器。每个DSP与外设都有各自的I/O总线。这些外设包括与控制总线相关联的COM端口的，与路由总线相关联的MOST路由端口，以及仅针对DSP0的PWMDAC和外部存储器端口。外部存储器端口使DSP0能对大容量存储的DRAM或SRAM进行存取。图1-2是OS8804中三条总线更为详细的说明。MOST处理器包括MOST收发器，提供MOST网络的兼容性。MOST处理器通过检测实时数据来接通和关闭芯片。它作为一个交叉点开关，使数据能在路由总线与DSP、源转换器、源端口以及MOST网络之间传送，如图1-3所示。路由总线有足够的带宽，通过路由总线上的设备，能同时开启和关闭芯片的15路高保真立体声音频通道。..1.1主控制器主控制器有多个字节指令和CISC架构，最大限度地减少所需执行控制应用程序代码的数目。字节/字的变换方式，使其能够有效地对字节和字进行变量，不浪费RAM资源。控制器的运算速度最高可以达到17MIPS（百万条指令/秒）。指令可以是一个，两个或三个字节长。第一个字节指定操作码，之后的字节为8bit或16bit的内存地址或即时数据。主控制器对内部或外部程序存储器寻址最大可达64K字节，并允许RAM内的数据有2K字节的变量。主控制器运行的NetServices软件由OASISSiliconSystems公司提供，用于对MOST网络中低、高层次的网络协议进行处理。1.2控制总线和外设主控制器管理控制总线，它的外设包括一个控制端口和调试端口，如果接入外部系统则与之通信。控制端口是一个子设备与外部系统相连，并在主控制器和外部系统之间提供了一个串行接口。如果主控制器需要维护，外部系统需给GPIO引脚信号。控制端口工作在三种格式之一：I2C，Oasis定制SPI或通用的SPI格式。在I2C和Oasis定制SPI（OSPI）中，数据在外部系统和控制端口之间交换，一个字节启始包括7bit地址和R/W(读/写)bit。当数据写入到芯片，第一个字节被认为是内存地址指针（MAP），用以指示剩余数据应存放在何处。当从控制端口读取数据，以前写入的MAP用来提取数据。这种数据格式支持数据块的高效传输。通用的SPI（GSPI）格式不用理解数据，只需给用户留下数据格式。调试端口是连接外部系统的第二个串行接口。虽然列为“调试”端口，但端口是通用的，并提供了一个辅助接口到主控制器。具有独特的调试端口，这是不可屏蔽的中断向量。调试端口股引脚的GPIO引脚并支持三三个相同的格式，控制端口支持。控制总线还包含3个COM端口，支持与处理器间通信主机控制器和两个DSP以及大多数处理器。大多数处理器通信利用类似的格式，以控制和调试端口（通过数据地图）。应编程的DSP支持最大化代码重用的大多数处理器使用相同的格式。通过大多数COM端口，主机控制器可以初始化大多数处理器和发送和接收消息整个MOST网络。以同样的方式可以利用DSP的COM端口。全球定时器标志寄存器提供定时标志，高达到8xFs，同步通信跨越处理器。DSP和大多数处理器有相同的寄存器的访问。全球定时器也提供了一个定期的时间间隔，根据采样频率Fs。通用I/O和定时器端口外设连接到外部GPIO引脚。十针通用I/O控制（大奖赛[9:0]）。三个GPIO引脚（大奖赛[18:16]）的复用调试端口引脚。GP19-BOOT的主机控制器的备用启动复位向量地址。四个GPIO引脚（GP[15:12]）可以在主机控制器产生中断。两个中断引脚（大奖赛[13:12]）店的捕获寄存器中的GPIO定时器的值。最后两个GPIO引脚（大奖赛[11:10]）配置作为定时器输出引脚切换时比较寄存器匹配定时器。的GPIO计时器，计时64Fs和全球定时器标志寄存器上述不应混淆。GP9和GP8引脚可以控制的，分别由DSP1的和DSP0。时钟经理周边包含一个PLL产生的OS8804所需的所有时钟。它还提供一个外部可编程时钟（RMCK），同步外部系统的设备。当OS8804MOST网络的从属设备配置，定时源是最大的网络接收引脚接收。OS8804是当网络作为最主配置，定时源可以是外部水晶，外部源端口时钟SCK，或外部源端口数据引脚SR0时配置为SPDIF输入。直流测量ADC外围由八到一mux和一个过采样ADC。决议是从5至12位可编程。转换过程大约需要1毫秒，实现12位分辨率，250毫秒，以实现10位分辨率。锅[7:0]引脚提供八个模拟投入。1.3MOST处理器和路由总线外设MOST处理器接口的光网络和管理的实时数据传输片上资源。包括在MOST处理器是最光网络发射器和接收器。MOST接收器，配合时钟管理，恢复时钟，解码数据，MOST处理器和传递信息。发射机接收来自处理器的数据，编码的数据，传输网络上最。MOST处理器是一个硬编码的RISC微控制器，内部传送数据到光网络。对于高速的数据源，使用MOST处理器的行为像一个交叉点开关大多数路由表（MRT），以确定整个路由总线的连接。对于低速数据，如作为控制信息，它通过COM端口与主机控制器通信。此端口可主控制器指示发送和接收消息的MOST处理器和适当路线最大的网络和片上资源之间的数据源。最大的网络通信在音频采样60个字节的同步数据（源数据）率（FS）。大多数处理器可以在网络上接收到的数据，或（使用路由总线）内部的DSP源转换器，或源端口。也可以来传输数据从DSP，源端口和源转换。每个DSP可以吸收和源出高达每秒16字节FS期间（8通道16位）。每个源端口都可以吸收和源出高达8％Fs的时期字节（四16位通道）。源转换器包括：在MPXADC（16位采样的音频采样率的4倍），立体声音频ADC（两个16位音频采样率的样本），麦克风ADC（16位样本¼的音频采样率），和音频DAC（4个16位音频采样率的样本）。最收发器采用最光网络发送和接收的TX和RX引脚数据。MOST处理器，路由巴士，路由总线外设如图1-3所示全球定时器外设提供处理器间的同步。MOST处理器使用这个寄存器中的标志，跨路由总线的数据传输。DSP的也可以使用该寄存器同步横跨MOST路由的端口传输数据时，MOST处理器。1.3.1源数据端口两个串行输入和串行输出端口之间通信的内部和外部元件的数据源。数据格式可编程通过SDC1在大多数处理器I/O空间的寄存器。数据通过相同的数据格式在所有四个端口具有相同的时钟和帧同步时钟。数据是串行转向流入和流出，通过串口接收SR[1:0]的源端口和串行发送SX的[1:0]引脚。可以配置源端口0，发送和接收SPDIF的数据（SX0和SR0）。OS8804是如果作为一个MOST网络的主配置，然后PLL可以恢复从SR0位时钟流时配置的SPDIF。如果该芯片是一个奴隶，SPDIF的数据和串行数据源必须进入同步。可以通过使用的OS8804RMCK输出作为外部同步外部系统的主时钟。大多数处理器的8倍每采样频率源数据端口的访问。因此，最多4个16位通道，可以输入或每个源端口发送出去。.1.3.2源数据转换器源转换器是驻留在路由总线的高速ADC和DAC。源转换器由四个音频频带的DAC，两个音频波段的ADC，4倍的音频带宽MPX的ADC的，和¼x音频带宽麦克风ADC。的MPX，音频和麦克风ADC的过采样deltasigma转换器提供了宽广的动态范围和出色的线性度。模拟MUX，在前面的音频ADC，选择三个立体声输入对之一。所有ADC的输入增益级和所有DAC输出衰减器。主机控制器控制MUX和ADC的输入增益和衰减设置通过控制总线。单端ADC的输入，必须交流耦合。MPX引脚输入的MPXADC和MIC脚是输入麦克风ADC。两个音频ADC输入AD0L-AD0RAD1LAD1R，或AD2LAD2R引脚，输入多路复用器的状态而定。ADC的输出数据路由总线和大多数处理器。大多数处理器可以路线到最变送器的数据在网络上，路由的数据作进一步处理的DSP，或路线出源数据端口的数据。自从MPXADC运行在4xFs，大多数处理器大多数网络的16位音频数据发送每帧的4倍。由于麦克风ADC运行¼XFS，最大的网络看到未来的数据是可用的麦克风数据的前四次相同的副本。四个DAC，差分输出，这是可以用的DA[3:0]和DA[3:0]引脚。低性能应用程序可以使用单端输出的DA[3:0]引脚。DAC是从美联储的数据路由总线和大多数处理器。大多数处理器可以得到最大的网络数据接收机的DSP，或源数据端口。1.4DSP处理器两个DSP内核的RISC架构，提供最佳的成本性能权衡的各种各样的信号处理应用。基于RAM的架构允许软件发展针对不同的系统要求和下载。DSP处理器执行18X14位操作与单周期指令，产生60MHz的60MIPS。权向量内存和I/O注册的宽度是18位和左向量存储器宽度为14位。硬件/软件组合栈提供了高优先级的中断和芯片面积提高了服务效率，为高速中断服务低优先级的中断。高优先级中断期间的特殊I/O指令提供低开销的I/O处理。主机控制器连接到DSP的程序控制