8位串入并出移位寄存器电路的设计

8位串入并出移位寄存器电路的设计姓名：林蔼龄学号：1060601007班级：物理系BTEC电子信息工程A班8位串入并出移位寄存器电路的设计一、实验内容用VHDL语言实现8位串入并出移位寄存器电路的设计。二、程序建立文本编辑新窗口，在文件编辑窗口中输入如下程序：LIBRARYIEEE;USEIEEE.Std_logic_1164.all;ENTITYtextISPORT(a,b,clr,clock:INBIT;q:BUFFERBIT_VECTOR(0TO7));ENDtext;ARCHITECTUREoneOFtextISBEGINPROCESS(a,b,clr,clock)BEGINIFclr='0'THENq=00000000;ELSEIFclock'EVENTANDclock='1'THENFORiINq'RANGELOOPIFi=0THENq(i)=(aANDb);ELSEQ(i)=q(i-1);ENDIF;ENDLOOP;ENDIF;ENDIF;ENDPROCESS;ENDone;保存本文本。三、仿真结果建立仿真波形文件，进行时序防震，得到的仿真结果如下图1所示：图1