dsp第9讲--定时器中断应用举例1

盐城工学院电气工程学院DSP应用技术1第9章事件管理器及其应用盐城工学院电气工程学院DSP应用技术29.1事件管理器概述每个281x处理器包含EVA和EVB2个事件管理器，2个事件管理模块（EVA和EVB）具有相同的外设模块。每个事件管理模块包括:•通用定时器（GP）;•比较器•PWM单元;•捕获单元;•正交编码脉冲电路（QEP）。盐城工学院电气工程学院DSP应用技术3事件管理器结构框图盐城工学院电气工程学院DSP应用技术4PWM单元主要有2个方面的应用:一是产生脉宽调制信号，控制数字电机，另外一个是直接用PWM输出作为A/D转换使用。事件管理器的捕获单元用来对外部硬件信号的时间进行测量，利用6个边沿检测单元测量外部信号的时间差，从而确定电机转子的转速。正交编码脉冲电路根据增量编码器信号获得电机转子的速度和方向信息。盐城工学院电气工程学院DSP应用技术5事件管理器EVA和EVB有相同的外设寄存器，EVA的起始地址是7400H,EVB的起始地址为7500H。EVA和EVB的功能也基本相同，只是模块的外部接口和信号有所不同。每个事件管理器都有自己的控制逻辑模块，逻辑模块能够响应来自C28x的外设中断扩展单元的中断请求，从而实现事件管理器的各种操作模式。在特定的操作模式下，事件管理器还可以利用2个外部信号(TCLKINA和TDIRA)进行控制。此外，事件管理器还可以根据内部事件自动地启动A/D转换，而不像其他通用的微处理器需要专门的中断服务程序。盐城工学院电气工程学院DSP应用技术6通用定时器1和2是两个带有可配置输出信号(T1PWM/T1CMP和T2PWM/T2CMP)的16位定时器，也可直接在处理器内部使用。比较单元1～3以通用定时器1作为时钟基准，产生6路PWM输出控制信号。3个独立的捕获单元(CAP1,CAP2和CAP3)可以用来进行时间和速度估计。光电编码脉冲电路重新定义了捕获单元CAP1,CAP2和CAP3的输入功能，可以直接检测脉冲的边沿。盐城工学院电气工程学院DSP应用技术79.2通用定时器每个事件管理模块有两个通用定时器（GP）。通用定时器x对EVA，x＝1，2；对EVB，x＝3，4。盐城工学院电气工程学院DSP应用技术8说明•每个通用定时器都可以独立使用，也可以多个定时器彼此同步使用。•通用定时器的比较寄存器用作比较功能时可以产生PWM波形。•当定时器工作在增或增减模式时，有3种连续工作方式。•每个通用定时器都可以使用可编程预定标的内部或外部输入时钟。盐城工学院电气工程学院DSP应用技术9通用定时器结构图盐城工学院电气工程学院DSP应用技术10定时器功能模块图(课本图9.6)x＝2或x＝4x=2时，y=1且n=2x=4时，y=3且n=4盐城工学院电气工程学院DSP应用技术11通用定时器控制寄存器A（GPTCONA）15141312111098ReservedT2STATT1STATT2CTRIPET1CTRIPET2TOADCT1TOADCR-0R-1R/W-1R/W-076543210T1TOADCTCMPOET2CMPOET1CMPOET2PINT1PINR/W-0位15Reserved读出值为0，写操作无效盐城工学院电气工程学院DSP应用技术12位14T2STAT通用定时器2的状态，只读0减计数1增计数位13T1STAT通用定时器1的状态，只读0减计数1增计数盐城工学院电气工程学院DSP应用技术13位12T2CTRIPET2CTRIP使能位使能或禁止定时器2比较陷阱（T2CTRIP）。仅当EXTCON(0)＝1时，该位才有效；当EXTCON(0)＝0时，该位保留。0T2CTRIP禁止。T2CTRIP不影响定时器2比较输出GPTCON(5)或PDPINT标志EVIFRA(0)。1T2CTRIP使能。当T2CTRI为低时，定时器比较输出为高阻抗状态，GPTCON(5)复位为0，且PDPINT标志[EVIFRA(0)]置为0。盐城工学院电气工程学院DSP应用技术14位11T1CTRIPET1CTRIP使能位当该位有效时，使能或禁止定时器1比较陷阱（T1CTRIP）输入。仅当EXTCON(0)＝1时，该位才有效；当EXTCON(0)＝0时，该位保留。0T1CTRIP禁止。T1CTRIP不影响定时器1比较输出GPTCON(4)或PDPINT标志位EVIFRA(0)。1T1CTRIP使能。当T1CTRIP为低时，定时器1比较输出为高阻抗状态，GPTCON(4)复位为0，且PDPINT标志位EVIFRA(0)置为1。盐城工学院电气工程学院DSP应用技术15位10～9T2TOADC定时器2事件启动模数转换00不启动模数转换01下溢中断标志启动模数转换10周期中断标志启动模数转换11比较中断标志启动模数转换位8～7T1TOADC定时器1事件启动模数转换00不启动模数转换01下溢中断标志启动模数转换10周期中断标志启动模数转换11比较中断标志启动模数转换盐城工学院电气工程学院DSP应用技术16位6TCMPOE定时器比较输出使能。使能或禁止定时器比较输出。仅当EXTCON(0)＝1时，该位才有效；当EXTCON(0)＝0时，该位保留。当该位有效时，当PDPINT/T1CTRIP为低且EVIMRA(0)＝1，该位复位为0。0定时器比较输出T1/2PWM_T1/2CMP置成高阻态。1定时器比较输出，T1/2PWM_T1/2CMP由独立定时器比较逻辑驱动。盐城工学院电气工程学院DSP应用技术17位5T2CMPOE定时器2比较输出使能。使能或禁止事件管理器定时器2比较输出T2PWM_T1CMP。仅当EXTCON(0)＝1时，该位才有效；当EXTCON(0)＝0时，该位保留。该位有效时，当T2CTRIP为低且使能时，它复位为0。0定时器2比较输出，T2PWM_T2CMP置成高阻态。1定时器2比较输出，T2PWM_T2CMP由独立的定时器2比较逻辑驱动。盐城工学院电气工程学院DSP应用技术18位4T1CMPOE定时器1比较输出使能。使能或禁止事件管理器定时器1比较输出T1PWM_T1CMP。仅当EXTCON(0)＝1时，该位才有效；当EXTCON(0)＝0时，该位保留。有效时，当T1CTRIP为低且使能时，它复位为0。0定时器1比较输出，T1PWM_T1CMP置成高阻态。1定时器1比较输出，T1PWM_T1CMP由定时器1比较逻辑驱动。盐城工学院电气工程学院DSP应用技术19位3～2T2PIN通用定时器2比较输出极性。00强制低电平01低电平有效10高电平有效11强制高电平位1～0T1PIN通用定时器1比较输出极性。00强制低电平01低电平有效10高电平有效11强制高电平盐城工学院电气工程学院DSP应用技术20注：1）当EXTCON[0]首先置为1时，GPTCON[12]和GPTCON[11]都默认为1。2）MUX取代GPTCON[6]和（EVIMRA(0)|PDPINT）分别驱动T1PWM_T1CMP和T2PWM_T2CMP的使能或禁止输出。两个MUX都由EXTCON(0)控制。当EXTCON(0)＝0时，两个MUX都选择GPTCON[6]和(EVIMRA(0)|PDPINT)当EXTCON(0)＝0时，T1PWM_T1CMP的MUX选择GPTCON(4)，T2PWM_T2CMP的MUX选择GPTCON(5)。3）(EVIMRA(0)|PDPINT)是针对F240x设计中的PDPINT引脚有到比较输出缓冲器的非同步路径而设计的。盐城工学院电气工程学院DSP应用技术21定时器x计数寄存器（TxCNT，x＝1、2、3或4）150T1CNTR/W-x位15～0T1CNT保存定时器1计数器的当前值盐城工学院电气工程学院DSP应用技术22定时器x比较寄存器（TxCMPR，x＝1、2、3或4）150T1CMPRR/W-x位15～0T1CMPR保存定时器1计数器的比较值盐城工学院电气工程学院DSP应用技术23定时器x周期寄存器（TxPR，x＝1、2、3或4）150T1PRR/W-x位15～0T1PR保存定时器1计数器的周期值盐城工学院电气工程学院DSP应用技术24定时器x控制寄存器（TxCON，x＝1、2、3或4）15141312111098FreeSoftReservedTMODE1TMODE0TPS2TPS1TPS0R/W-076543210T2SWT1/T4SWT3TENABLETCLKS1TCLKS0TCLD1TCLD0TECMPRSELT1PR/SELT3PRR/W-0注：T2SWT1/T4SWT3位和SELT1PR/SELT3PR位在T1CON和T3CON中保留。盐城工学院电气工程学院DSP应用技术25位15～14FREE，SOFT仿真控制位00一旦仿真挂起，立即停01一旦仿真挂起，在当前定时器周期结束后停止10操作不受仿真挂起的影响11操作不受仿真挂起的影响位13Reserved保留位，读出值为0，写操作无效盐城工学院电气工程学院DSP应用技术26位12～11TMODE1～TMODE0计数模式选择00停止/保持01连续增/减计数模式10连续增计数模式11定向增/减计数模式位10～8TPS2～TPS0输入时钟预分频000x/1001x/2010x/4011x/8100x/16101x/32110x/64111x/128（x＝HSPCLK）盐城工学院电气工程学院DSP应用技术27位7T2SWT1/T4SWT3事件管理EVA：起T2SWT1的作用（即用通用定时器1启动通用定时器2）。用通用定时器1的定时器使能位来启动通用定时器2。在T1CON中，这一位是保留位。事件管理EVB：起T4SWT3的作用（即用通用定时器3启动通用定时器4）。用通用定时器3的定时器使能位来启动通用定时器4。在T3CON中，这一位是保留位。0使用自身的定时器使能位（TENABLE）1使用T1CON（对于EVA）或T3CON(对于EVB)中的定时器使能位来使能或禁止操作，忽略自身的定时器使能位（TENABLE）。盐城工学院电气工程学院DSP应用技术28位6TENABLE定时器使能位0禁止定时器操作（即定时器置于保持状态且复位预分频器）1使能定时器操作位5～4TCLKS1～TCLKS0时钟源00内部（如：HSPCLK）01外部（如：TCLKINx）10保留11正交脉冲编码电路（QEP）盐城工学院电气工程学院DSP应用技术29位3～2TCLD1～TCLD0定时器比较寄存器重装载条件00计数器值为0时，重装载01计数器值为0或等于周期寄存器值时，重装载10立即重装载11保留位1TECMPR定时器比较使能位0禁止定时器比较操作1使能定时器比较操作盐城工学院电气工程学院DSP应用技术30位0SELT1PR/SELT3PR事件管理EVA：为SELT1PR（周期寄存器选择位）。当T2CON中该位设置为1时，定时器1的周期寄存器对定时器2有效，忽略定时器2的周期定时器。在T1CON中，该位保留。事件管理EVB：为SELT3PR（周期寄存器选择位）。当T4CON中该位设置为1时，定时器3的周期寄存器对定时器4有效，忽略定时器4的周期定时器。在T3CON中，该位保留。0使用自身的周期寄存器1使用T1PR（在EVA模块）或T3PR（在EVB模块）作为周期寄存器，而忽略自身的周期寄存器。盐城工学院电气工程学院DSP应用技术31全局控制寄存器GPTCONA/B确定通用定时器实现具体的定时器任务需要采取的操作方式，并设置定时器的计数方向。GPTCONA/B是可读/写的寄存器，如果对GPTCONA/B的状态位进行写操作，寄存器原有数据不作变化。定时器的时钟源可以取自外部输入信号(TCLKIN)、QEP单元或者内部时钟。定时器控制寄存器的4、5位选择定时器时钟信号来源。当选择内部时钟时，定时器采用高速外设时钟预定标(HSPCLK)作为输入，计算定时器的周期时必须考虑高速外设时钟预定标寄存器的设置。盐城工学院电气工程学院DSP应用技术32C28x信号处理器的定时器还提供后台功能。定时器1和