EDA技术实验1-8(OK)

《EDA技术》课程实验内容指导移通学院电子信息工程系2011年5月重邮移通学院《EDA技术》课程实验内容指导重庆邮电大学移通学院★电子信息工程系第1页共19页《EDA技术》实验一——熟悉Maxplus开发工具的设计流程一、实验目的1、掌握Maxplus开发工具的原理图输入的设计步骤及方法；2、掌握组合逻辑电路及简单时序逻辑电路的原理图设计方法，进一步熟悉开发工具的界面和设计流程。二、实验内容及要求1、MaxplusII工具的安装与使用（必做，具体要求见后）；2、奇数检测电路设计（必做，具体要求见后）；3、同步计数器74161的应用（选做，具体要求见后）；三、设计提示（课堂讲解）1、讲解举例说明maxplusII原理图设计的一般步骤和技巧；2、对本次实验内容加以简单解释和提示；2.1.1MaxplusII工具的安装与使用1.安装MaxplusII工具软件，要求先对license.dat文件进行设置，然后练习原理图输入设计及仿真方法（设计图见图1），可对照本次课程讲述内容进行；2.设计文件命名为lianxi211.gdf，要求对其进行仿真，并根据仿真结果指出该电路的功能；3.按照上述练习方法，练习教材上现成的电路图进行编辑和仿真，进一步熟悉MaxplusII工具的使用方法。2.1.2奇数检测电路设计图1重邮移通学院《EDA技术》课程实验内容指导重庆邮电大学移通学院★电子信息工程系第2页共19页1.设计一个三输入的奇数检测电路，要求对三个输入信号的输入情况进行检测，当有奇数个1电平输入时，输出为1；否则为0。2.设计文件命名为lianxi212.gdf，对设计文件进行语法检查、项目编译，无误后加以仿真验证设计是否正确；3.设计提示：假设输入信号为abc，输出为F，则其输入输出关系应满足：F(a,b,c)=Σm(1,2,4,7)=a⊕b⊕c4.参考设计电路（略）2.1.3同步计数器74161的应用1.在MaxplusII工具中采用原理图的方法，用四位同步计数器74161设计一个模10的计数器，要求输出端有计数端和分频端。2.设计文件命名为lianxi213.gdf，对设计文件进行语法检查、项目编译，无误后加以仿真验证设计是否正确；3.设计提示：可采用置位法和复位法两种方法之一。4.参考设计电路（略）重邮移通学院《EDA技术》课程实验内容指导重庆邮电大学移通学院★电子信息工程系第3页共19页《EDA技术》实验二——Maxplus开发工具的原理图设计一、实验目的1、掌握Maxplus开发工具的原理图输入的设计步骤及方法；2、初步学会用现成的中规模集成器件：数据选择器74151、译码器74138、计数器74160/74161等设计相关的组合逻辑及时序逻辑电路。二、实验内容及要求1、数据选择器74151的应用（必做，具体要求见后）；2、译码器74138的应用（必做，具体要求见后）；3、计数器74160/74161的应用（至少必做其中一题，具体要求见后）；4、补充设计应用（选做，具体要求见后）。三、设计提示（课堂讲解）1、讲解采用现成的中规模集成电路设计组合逻辑电路及时序逻辑电路的一般步骤和技巧；2、讲解数据选择器74151、译码器74138的引脚功能及使用技巧；3、讲解十进制计数器74160、十六进制计数器74161的引脚功能，并对复位法和置位法的使用方法加以描述；2.2.1数据选择器74151的应用1、设计要求：用八选一数据选择器74151实现一个四位二进制数输入中含偶数个‘0’的判断电路，可附加必要的外围电路。2、输入/输出信号情况：四位二进制数信号输入X[3..0]，判别信号输出F；3、设计文件命名为lianxi221.gdf。4、对设计文件进行语法检查、项目编译，无误后加以仿真验证设计是否正确。5、参考设计电路（略）2.2.2译码器74138的应用1、设计要求：试用中规模的集成器件74138（3-8译码器），实现逻辑函数表达式，可以附加必要的门电路。2、输入/输出信号情况：A、B、C为三个输入信号，输出信号为F；3、设计文件命名为lianxi222.gdf。4、对设计文件进行语法检查、项目编译，无误后加以仿真验证设计是否正确。5、参考设计电路（略）重邮移通学院《EDA技术》课程实验内容指导重庆邮电大学移通学院★电子信息工程系第4页共19页2.2.3计数器74160/74161的应用单个74161的应用1、设计要求1：试用74161四位二进制同步计数器分别构成模9和模14的计数两个分频端输出的电路，要求计数器均从0000开始。2、输入/输出信号情况：时钟信号输入clk，复位信号输入rst；计数端信号输出Q[3..0]，两种情况下的分频端输出Z9、Z14；3、设计文件命名为lianxi223.gdf。4、对设计文件进行语法检查、项目编译，无误后加以仿真验证设计是否正确。5、参考设计电路（略）多个74160级联的应用1、设计要求2：试用两片中规模集成同步十进制计数器74160级联，设计一个40进制的分频器，可以附加必要的门电路。2、输入/输出信号情况：时钟信号输入clk，复位信号输入rst；计数端低位信号输出QL[3..0]，计数端高位信号输出QH[3..0]，分频端输出Z40；3、设计文件命名为lianxi223_1.gdf。4、对设计文件进行语法检查、项目编译，无误后加以仿真验证设计是否正确。5、参考设计电路（略）2.2.4补充设计应用四位全加器74283的应用1、设计要求：用四位全加器74283设计余3码变换电路。2、输入/输出信号情况：四位二进制数信号输入X[3..0]，余3码（四位二进制数）信号输出Y[3..0]；3、设计文件命名为lianxi224.gdf。4、对设计文件进行语法检查、项目编译，无误后加以仿真验证设计是否正确。5、参考设计电路（略）数据选择器74151降维法的应用1、设计要求：人类有四种基本血型A、B、AB和O型，其中O型血可以输给任意血型的人，而他自己只能接收O型血，AB型可以接收任意血型，但他只能输给AB型；A型能够输给A型或AB型，可接受A型或O型；B型能够输给B型或AB型，可接受B型或O型。试采用八选一数据选择器74151实现这一控制电路，当符合上述规则时，电路输出为1，否则为0。重邮移通学院《EDA技术》课程实验内容指导重庆邮电大学移通学院★电子信息工程系第5页共19页2、输入/输出信号情况：献血人血型编码信号输入M[1..0]，受血人血型编码信号输入N[1..0]，能否献血控制信号输出F；3、设计文件命名为lianxi224_1.gdf。4、对设计文件进行语法检查、项目编译，无误后加以仿真验证设计是否正确。5、参考设计电路（略）重邮移通学院《EDA技术》课程实验内容指导重庆邮电大学移通学院★电子信息工程系第6页共19页《EDA技术》实验三——Maxplus开发工具的VHDL描述一、实验目的1、掌握Maxplus开发工具的文本输入法的设计流程及设计技巧；2、理解VHDL语言描述的设计程序结构，掌握VHDL的基本语法和格式，能用语言描述一些简单的硬件电路；3、初步掌握用数据选择器、译码器、分频器/计数器的语言描述方法和模版。二、实验内容及要求1、VHDL的程序结构及描述方法（必做，具体要求见后）；2、四位4选1数据选择器的VHDL实现（必做，具体要求见后）；3、模12的计数分频器的VHDL实现（必做，具体要求见后）；4、补充设计题：步长可变的加减计数器（选做，具体要求见后）。三、设计提示（课堂讲解）1、讲解VHDL语言描述程序的基本结构及各部分的功能；2、大致介绍VHDL语言所涉及的语法知识，书写格式，布置课后自习内容；3、讲解数据选择器、译码器、分频器/计数器等采用VHDL语言描述的一般方法（以模版的形式介绍）；2.3.1VHDL的程序结构及描述方法1、设计要求：在MaxplusII文本编辑器中输入下图所示现成的VHDL程序。2、设计文件命名为lianxi231.vhd。3、对设计文件进行语法检查、项目编译，无误后加以仿真验证设计是否正确，并指出该程序所实现的功能。4、参考设计程序如下：重邮移通学院《EDA技术》课程实验内容指导重庆邮电大学移通学院★电子信息工程系第7页共19页2.3.2四位4选1数据选择器的VHDL实现1、设计要求：试用VHDL语言实现四位二进制的4选1数据选择器的功能。2、实体部分的说明如下：a、b为地址选择信号，其4种编码对应于候选的四个四位二进制数据DA、DB、DC、DD，被选中的候选数据通过Dout（也是四位二进制数）将其输出；3、设计文件命名为lianxi232.vhd。4、对设计文件进行语法检查、项目编译，无误后加以仿真验证设计是否正确。5、参考设计程序（略）重邮移通学院《EDA技术》课程实验内容指导重庆邮电大学移通学院★电子信息工程系第8页共19页2.3.3模12的计数分频器的VHDL实现1、设计要求：用VHDL语言实现模12的计数分频器功能，要求分别输出计数端和分频端，其端口情况可参考如下：2、实体部分的说明如下：clk为时钟输入信号，rst为复位信号输入，Q[3..0]表示模12计数器的4位计数端输出，y表示模12计数器的分频端输出；3、设计文件命名为lianxi233.vhd。4、对设计文件进行语法检查、项目编译，无误后加以仿真验证设计是否正确。5、参考设计程序（略）2.3.4补充设计题1、设计要求：用VHDL语言实现模值可在10～100内任意设置的加减计数器，分别输出其计数端和分频端，要求分频模值在程序内部用常量定义，计数器做加法/减法计数则由CtrlCnt输入信号控制，其端口情况可参考如下：2、实体部分的说明如下：clk为时钟输入信号，rst为复位信号输入，CtrlCnt输入信号控制计数器输出端q作加法/减法计数（=’1’表示加法计数，=’0’表示减法计数），输出q表示该计数器的计数端输出，Z表示该计数器计数满最大量程后的分频输出端；3、设计文件命名为lianxi234.vhd。4、对设计文件进行语法检查、项目编译，无误后加以仿真验证设计是否正确。5、参考设计程序（略）重邮移通学院《EDA技术》课程实验内容指导重庆邮电大学移通学院★电子信息工程系第9页共19页《EDA技术》实验四——VHDL语言的高级应用一、实验目的1、熟练运用VHDL语言描述基本的逻辑关系，掌握VHDL语言描述复杂逻辑电路的基本方法；2、掌握函数、多进程的定义和使用方法；3、能用VHDL语言描述较复杂的控制过程、状态转移图以及特殊的译码电路等。二、实验内容及要求1、“T”字形路口交通控制电路的程序实现（必做，具体要求见后）；2、状态转移图的程序实现（必做，具体要求见后）；3、BCD码-七段显示译码器的程序实现（必做，具体要求见后）；4、补充设计题：8位LED数码管的显示控制（选做，具体要求见后）。三、设计提示（课堂讲解）1、讲解采用计数器控制输出的一般思路（即设置一个变量，当其计数在某个区间时给输出信号分别赋不同的值，从而达到控制输出的目的）；2、讲解枚举型变量的定义方法，并举例说明状态转移图的VHDL描述原理；3、讲解引脚锁定的技巧。2.4.1“T”字形路口交通控制电路的程序实现1、设计要求：用VHDL语言为图2所示“T”字形路口设计交通控制电路，说明如下：（1）A处为人行道指示灯，B～G为车辆行车指示灯，只有当相应的灯亮（高电平）时，行人或车辆才能按指示灯指定方向通过。在时钟信号clk作用下，各灯的变化规律如图3(b)所示。如果复位信号rst作用时，各指示灯回到最后一种情况（即A～G为“1010010”）。且在一次循环中，四种变化情况持续的时间比值为：4:2:2:2，请用VHDL语言描述此电路。2、设计文件命名为lianxi241.vhd。3、对设计文件进行语法检查、项目编译，无误后加以仿真验证设计是否正确，并指出该程序所实现的功能。4、端口定义可参考如下提示：5、参考设计程序（略）PORT(clk,rst:INstd_logic;A,B,C,D,E,F,G:OU