SRIO设计与应用

SRIO网络的设计与应用主要内容RapidIO概述C6000DSP的SRIO接口设计SRIOSwitch的电路设计SRIO网络路由的配置SRIO接口的使用方法SRIO电路PCB设计与调试C6000DSPS的SRIO软件设计基于SRIO互联的系统实例1.RapidIO概述业界开放标准，点对点嵌入式互联技术；具有低时延、宽带宽、低传输开销、低管脚数等特点；采用硬件进行错误检测和恢复具有很高的可靠性；工作频率和端口宽度具有可升级性；采用分层的架构，物理层、传输层和逻辑层，层与层之间的功能相对独立，便于各层灵活扩展。1.RapidIO概述RapidIO在嵌入式系统中的位置1.RapidIO概述基于RapidIO互联的系统结构1.RapidIO概述RapidIO协议的分层结构1.RapidIO概述RapidIO系统中数据包的传输流程WhenToUseRapidIORapidIOOnthebackplane-Futureproof-Highthroughput-Lowdeterministiclatency-Guaranteedpacketdelivery-PrioritizedtrafficRapidIOforfaulttolerantSystems-Flexiblesparingstrategies-Continuedsystemoperationintheeventofsinglefaults-Rapiddetectionoffaults-FlexibleresponsetofaultsRapidIOonboardasthesingle,simpleinterconnectamongallboardcomponentsProtectyourSWinvestment-S-RIOlogicallayerremainsthesameacrossdifferentphysicallayer-RapidIOscalesperport-SavessystemtotalpowerSerialRapidIOEcosystemTI,Freescale,AlteraandLSIhaveannouncedS-RIOGen2productsothersuppliersofS-RIO1.3haveGen2informationavailableunderNDAAxxiaCommunicationsProcessorDSP:severalproductsInTCI64xxfamilyDSP,PowerQUICC&QorIQmulticoreXLS416familyMulticoreProcessorFPGA:ArriaandStratixFamilyFPGA:Virtex4/5/6familiesFPGAWirelessBasebandProcessorDSPOct22xxPowerPCbasedprocessors460GTSwitches,Bridges&IPCPSandTsiFamilyNetworkProcessorOcteon2familyNetworkProcessorWinPath3RapidIOEnabledEndpointsVendorDeviceS-RIOGenMaxS-RIOSpeedDigitalSignalProcessorsTexasInstrumentsTCI6482(Himalaya)13.125GbpsTexasInstrumentsTCI6487/6488(Faraday)13.125GbpsTexasInstrumentsTCI645513.125GbpsTexasInstrumentsTCI6484(Curie)13.125GbpsTexasInstrumentsTMS320C66x(Nyquist)25GbpsFreescaleMSC8144,MSC815625GbpsFreescaleMSC8157/MSC815825GbpsProcessorsFreescaleP4080QorIQ13.125GbpsFreescaleMPC854313.125GbpsFreescaleMPC854813.125GbpsFreescaleMPC8641/D13.125GbpsFreescaleMPC857213.125GbpsCaviumOcteonIICN66XX,CN63XX25GbpsAMCC/AppliedMicroPPC460GT13.125GbpsNetlogic/BroadcomXLS616/416/40813.125GbpsLSILogicStarCoreSP2704/SP217613.125GbpsMindspeedTranscede400013.125GbpsWintegraWinpath313.125GbpsFPGAsXilinxVirtexII,VirtexIIPro,Virtex4FX/5LXT,Virtex5,Virtex6,Spartan61/23.125Gbps/6.25GbpsAlteraArriaII,Stratix/StratixIIGX,StratixIVGX,StratixVGX1/23.125Gbps/5GbpsLatticeLatticeECP3™,LatticeECP4™1/23.125Gbps/6.25Gbps主要内容RapidIO概述C6000DSP的SRIO接口设计SRIOSwitch的电路设计SRIO网络路由的配置SRIO接口的使用方法SRIO电路PCB设计与调试C6000DSPS的SRIO软件设计基于SRIO互联的系统实例2.C6000DSP的SRIO接口设计C6455SRIO接口简介符合RapidIO互联协议1.2标准；在逻辑层上支持I/Osystem和Messagepassing,不支持GlobalSharedMemory；可配置为1个4X的端口或4个1X的端口，端口速率1.25Gbps、2.5Gbps或3.125Gbps；能够响应和发送门铃方式的中断；支持8bits和16bits两种大小的器件ID；2.C6000DSP的SRIO接口设计C6455SRIO外设结构2.C6000DSP的SRIO接口设计C6455SRIO管脚与互联2.C6000DSP的SRIO接口设计基于SRIO互联的4C6455板卡C6455MEMPCI-PCIbridgeRapidIOSwitchFPGAC6455MEMC6455MEMC6455MEMCPCIRapidIOSelf-difinedLinksPCIPMCdaughtercardPMCdaughtercardJ1&J2J3J4&J5RapidIOEMIF2.C6000DSP的SRIO接口设计C6678SRIO接口简介符合RapidIO互联协议2.1.1标准；在逻辑层上支持I/Osystem和Messagepassing,不支持GlobalSharedMemory；可配置为1个4X、4个1X、2个2X、1个2X+2个1X端口，端口速率1.25Gbps、2.5Gbps、3.125Gbps和5Gbps；能够响应和发送门铃方式的中断；支持8bits和16bits两种大小的器件ID；支持组播ID;2.C6000DSP的SRIO接口设计基于SRIO互联的5C6678板卡256MBDDR3SDRAMTMS320C6678(@1GHz)TMS320C6678(@1GHz)TMS320C6678(@1GHz)256MBDDR3SDRAM256MBDDR3SDRAM256MBDDR3SDRAM16MBNORFlash16MBNORFlash16MBNORFlash16MBNORFlashEMIF16DDR3-800EMIF16EMIF16EMIF16SRIOSRIOSRIOSRIOHyperlink1x@3.125Gps1x@3.125Gps1x@3.125Gps1x@3.125GpsHyperlinkHyperlinkHyperlink4x@6.25Gbps4x@6.25GbpsPCIEPCIEPCIEPCIE2x@2.5Gbps2x@2.5GbpsEMACSwitchEMACSwitchEMACSwitchEMACSwitchFPGA1x@3.125GpsControlBusSRIO1x@3.125GpsTMS320C6678(@1GHz)TMS320C6678(@1GHz)EMACSwitchPCIE2x@2.5GbpsHyperlink256MBDDR3SDRAM16MBNORFlashEMIF16DDR3-800DDR3-800DDR3-800DDR3-800ConfigurationDSP1DSP2DSP3DSP4DSP5PowerClock主要内容RapidIO概述C6000DSP的SRIO接口设计SRIOSwitch的电路设计SRIO网络的配置SRIO接口的使用方法SRIO电路PCB设计与调试C6000DSP的SRIO软件设计基于SRIO互联的系统实例3.SRIOSwitch电路设计TundraTsi568Switch芯片3.SRIOSwitch电路设计面向DSPFarm应用3.SRIOSwitch电路设计主要电路设计JTAG电路I2C电路工作模式选择端口开关控制主要内容RapidIO概述C6000DSP的SRIO接口设计SRIOSwitch的电路设计SRIO网络的配置SRIO接口的使用方法SRIO电路PCB设计与调试C6000DSP的SRIO软件设计基于SRIO互联的系统实例4.SRIO网络的配置交换机与节点的区别交换机：路由表；存储与转发；没有ID，Hopcnt；节点：数据包与维护包收发；有ID；节点ID的配置唯一性；自行分配或者Host分配；源ID与目的ID；大ID和小ID4.SRIO网络的配置C6455SRIO的初始化器件上电硬件复位（SRIO端口disabled）根据需要使能响应的模块（写GBL_EN和BLKn_EN）选择模式（1x_or_4x）选择速率（1.25G_or～）使能相应TXRX收发器设置器件ID,设置能力寄存器（CAP）(供系统主机访问用)等待端口训练结束，结束？使能逻辑层数据流（置PCR寄存器中的PEREN位）YC6455SRIO端口软件初始化流程竞争主机地位或者等待系统主机SRIO网络初始化配置4.SRIO网络的配置Switch路由表的配置1）JTAG配置；2）EEPROM配置；3）Host维护配置。I2C_Disable引脚硬件复位Tsi568A初始化方式通过I2C接口加载默认配置0等待主机通过维护数据包写入配置信息1正常工作状态主机发出维护数据包到达某Tsi568AHopcount＝0Tsi568A处理维护信息将hopcount减1，重新计算CRC根据目的ID转发YesNO下一级网络处理I2C端口加载默认配置通过维护数据包加载默认配置I2C方式主机通过维护数据包方式必须完整配置完最近的Tsi568A后方可通过其配置下一级网络5.SRIO接口的使用方法主要内容RapidIO概述C6000DSP的SRIO接口设计SRIOSwitch的电路设计SRIO网络的配置SRIO接口的使用方法SRIO电路PCB设计与调试C6000DSP的SRIO软件设计基于SRIO互联的系统实例6.SRIO电路PCB设计与调试设计高速串行电路的相关基本知识；高速串行电路的设计流程；高速串行电路PCB设计注意事项；SRIO的调试方法；SRIO调试可能出现的问题及解决其它6.1设计高速串行电路的相关基本知识1）.SRIO信号特性：a.频率高：1.25Gbps,2.5Gbps,3.125Gbps.b.信号翻转快：8b/10b编码的目的是通过足够的翻转来提取时钟；c.利用模拟的SERDES驱动低摆幅的CML缓冲器，在特性上类似于模拟和射频信号；CML（CurrentModeLog