第九章金属化与多层互连

集成电路制造技术第九章金属化与多层互连西安电子科技大学微电子学院戴显英2010年3月第九章金属化与多层互连金属化：金属及金属性材料在IC中的应用。金属化材料分类：（按功能划分）①MOSFET栅电极材料－MOSFET器件的组成部分；②互连材料－将各个独立的元件连接成为具有一定功能的电路模块。③接触材料－直接与半导体材料接触的材料，以及提供与外部相连的接触点。互连材料－Interconnection互连在金属化工艺中占有主要地位Al-Cu合金最为常用W塞（80s和90s）Ti：焊接层TiN：阻挡、黏附层未来互连金属－－CuCMOS标准金属化TiN的作用TiN：阻挡层，防止W扩散TiN：粘合层，帮助W与SiO2表面粘合在一起TiN：防反射涂层ARC（Anti-reflectioncoating），防止反射提高光刻分辨率第九章金属化与多层互连常用金属材料：Al、Cu、Pt、Au、W、Mo等常用的金属性材料：掺杂的poly-Si；金属硅化物--PtSi、CoSi2、WSi2；金属合金--AlSi、AuCu、CuPt、TiB2、SiGe、ZrB2、TiC、MoC、TiN。9.1集成电路对金属化的基本要求1.形成低阻欧姆接触；2.提供低阻互连线；3.抗电迁移；4.良好的附着性；5.耐腐蚀；6.易于淀积和刻蚀；7.易键合；8.层与层之间绝缘要好。9.2Al的应用电阻率：Al为2.7μΩ/cm，（Au2.2μΩ/cm，Ag1.6μΩ/cm，Cu1.7μΩ/cm）Al合金为3.5μΩ/cm；溶解度：Al在Si中很低，Si在Al中相对较高，如400℃时，0.25wt%；450℃时，0.5wt%；500℃时，0.8wt%；Al-Si合金退火：相当可观的Si溶解到Al中。9.2.2Al/Si接触的物理现象①Al/Si互溶：Al在Si中的溶解度非常低；Si在Al中的溶解度相对较高：②Si在Al中扩散：Si在Al薄膜中的扩散比在晶体Al中大40倍。③Al与SiO2反应：3SiO2+4Al→3Si+2Al2O3好处：降低Al/Si欧姆接触电阻；改善Al与SiO2的粘附性。9.2.3Al/Si接触的尖楔现象图9.3Al-Si接触引线工艺T=500℃，t=30min.，A=16μm2，W=5μm，d=1μm，消耗Si层厚度Z=0.35μm。（相当于VLSI的结深）∵Si非均匀消耗，∴实际上，A*A，即Z*Z，故Al形成尖楔尖楔现象机理：Si在Al中的溶解度及快速扩散，使Al像尖钉一样楔进Si衬底；深度：超过1μm；特点：111衬底：横向扩展100衬底：纵向扩展MOS器件突出。改善：Al中加1wt％-4wt％的过量Si。9.2.5电迁移现象及改进电迁移：大电流密度下，导电电子与铝金属离子发生动量交换，使金属离子沿电子流方向迁移。现象：在阳极端堆积形成小丘或须晶，造成电极间短路；在阴极端形成空洞，导致电极开路。改进电迁移的方法a.“竹状”结构：晶粒间界垂直电流方向。b.Al-Cu/Al-Si-Cu合金：Cu等杂质的分凝降低Al在晶粒间界的扩散系数。c.三层夹心结构：两层Al之间加一层约500Å的金属过渡层，如Ti、Hf、Cr、Ta。d.新的互连线：Cu9.3Cu及低K介质问题的引出：互连线延迟随器件尺寸的缩小而增加；亚微米尺寸，互连延迟大于栅（门）延迟9.3Cu及低K介质如何降低：RC常数：表征互连线延迟，即。ρ-互连线电阻率，l-互连线长度，ε-介质层介电常数①低ρ的互连线：Cu，ρ=1.72μΩcm；（Al，ρ=2.82μΩcm）②低K（ε）的介质材料：ε3.5oxmttlRCCu互连工艺的关键①Cu的淀积：不能采用传统的Al互连布线工艺。（没有适合Cu的传统刻蚀工艺）②低K介质材料的选取与淀积：与Cu的兼容性，工艺兼容性，高纯度的淀积，可靠性。③势垒层材料的选取和淀积：防止Cu扩散；CMP和刻蚀的停止层。④Cu的CMP平整化⑤大马士革（镶嵌式）结构的互连工艺⑥低K介质和Cu互连的可靠性9.3.2Cu互连工艺流程9.3.5Cu的淀积主要问题：缺乏刻蚀Cu的合适的传统工艺。解决：大马士革镶嵌工艺工艺流程：①在低K介质层上刻蚀出Cu互连线用的沟槽；②CVD淀积一层薄的金属势垒层：防止Cu的扩散；③溅射淀积Cu的籽晶层：电镀或化学镀Cu需要；④沟槽和通孔淀积Cu：电镀或化学镀；⑤400℃下退火；⑥Cu的CMP。铜金属化（CopperMetallization）9.4多晶硅及硅化物多晶硅：CMOS多晶硅栅、局域互连线；9.4.1多晶硅栅技术特点：源、漏自对准CMOS工艺流程（图9.12）多晶硅栅取代Al栅：p沟道MOS器件的VT降低1.2-1.4V；（通过降低ФMS）VT降低提高了器件性能：①工作频率提高；②功耗降低；③集成度提高；多晶硅栅的优点：①实现自对准的源漏；②降低VT互连延迟时间常数:RC=RL2εox/toxR、l--互连线方块电阻和长度，εox、tox-介质层的介电常数和厚度；局限性：电阻率过高，只能作局部互连；9.4.1多晶硅栅技术9.4.3多晶硅互连及其局限性互连引线面积与各种互连延迟9.5VLSI与多层互连多层互连的提出：互连线面积占主要；时延常数RC占主要。9.5.1多层互连对VLSI的意义1.提高集成度；2.降低互连延迟：3.降低成本（目前Cu互连最高已达10层）平坦化的必要性9.5.4平坦化9.5.4平坦化台阶的存在：如，引线孔、通孔边缘；影响：薄膜的覆盖效果；改善：①改进薄膜淀积的工艺：行星旋转式真空蒸发装置；溅射替代蒸发；②PSG、BPSG回流；③平坦化工艺BPSG回流工艺牺牲层工艺：等离子刻蚀工艺，局域完全平坦化9.5.5CMP工艺CMP：chemicalmechanicalplanarization化学机械平面化或chemical-mechanicalpolishing化学机械抛光9.5.5CMP工艺CMP的基本构成：①磨盘：聚亚胺酯薄片②磨料：a.反应剂：氧化剂；b.摩擦剂：SiO2CMP的基本机理：①金属被氧化，形成氧化物；②SiO2磨掉氧化物。