第8章 常用可编程接口芯片及其应用

第八章常用可编程接口芯片及其应用§8.1可编程接口芯片概述§8.28255A可编程并行接口芯片§8.38253可编程定时器/计数器8.1可编程接口芯片概述计算机与外部的信息交换称为通信(Communication)，基本的通信方式有两种，一种是并行通信，另一种是串行通信。并行通信时，数据各位同时传送。例如CPU通过8255A与外设交换数据时，就采用并行通信方式。这种方式传送数据的速度快，但使用的通信线多，如果要并行传送8位数据，需要用8根数据线，另外还要加上一些控制信号线，随着传输距离的增加，通信线成本的增加将成为突出的问题，而且传输的可靠性随着距离的增加而下降，因此并行通信适用于近距离传送数据的场合。在远距离通信时，一般都采用串行通信方式，它具有需要的通信线少和传送距离远等优点。串行通信时，要传送的数据或信息必须按一定的格式编码，然后在单根线上，按一位接一位的先后顺序进行传送，发送完一个字符后，再发送第二个；接收数据时，每次从单根线上一位接一位的接收信息，再把它们拼凑成一个字符，送给CPU作进一步处理。当微机与远程终端或远距离的中央处理机交换数据时，都采用串行通信方式。采用串行通信的另一个出发点是，有些外设，如调制解调器（MODEM）、鼠标器等。本身需要用串行方式通信。8.1.1并行接口技术CPU芯片本身总是以并行方式接收和发送数据，因此并行接口是微机系统中最常用的接口之一。实现并行输入/输出的接口就是并行接口。并行接口的特点是：可以在多根数据线上同时传送以字节或字为单位的数据。并行接口（与其相对应的串行接口相比）具有传输速度快、效率高等优点；但由于所用电缆多，在长距离传输时，电缆的损耗、成本及相互之间的干扰会成为突出的问题。所以并行接口一般适用于数据传输率较高、而传输距离较短的场合。并行接口连接CPU与并行外设，实现两者间的并行通信，在信息传送过程中，起到输出锁存或输入缓冲的作用。并行接口的典型硬件结构包括：1、一个或一个以上具有锁存或缓冲的数据端口2、与CPU进行数据交换所必须的控制和状态信号3、与外设进行数据交换所必须的控制和状态信号4、端口译码电路5、控制电路1、简单的并行接口技术简单的并行接口可由一些锁存器和（或）三态门组成。需要注意的是，单纯的三态门只能用作总线缓冲器/驱动器，它没有锁存功能，不能保持数据；单纯的锁存器不能起到隔离总线的作用，一般只用作输出接口而不用作输入接口；而带三态门输出的锁存器既可用作输入接口，又可用作输出接口，以实现总线的隔离。常用来构成简单并行接口的芯片包括：8位三态输出缓冲驱动器74LS244/240（反相）、8位三态双向缓冲驱动器74LS245、8位三态双向锁存器74LS373/573等。CPU数据总线地址译码读出信号写入信号复位准备好中断请求地址输入设备输出设备控制寄存器输入缓冲寄存器输出缓冲寄存器状态寄存器片选A0A1数据输入准备好数据输入数据输入回答数据输出数据输出准备好数据输出回答并行接口连接外设示意图8.1.1可编程通用接口芯片简介1.接口芯片可实现的功能（1）寻址功能芯片有片内寄存器，由端口地址访问对芯片写控制字,设置芯片功能CPU与芯片寄存器间交换信息芯片有片选控制线CSCPU地址线经译码产生片选控制线CSCS和片内寄存器端口地址确定片内寄存器地址值的唯一性（2）联络功能：如果需要，接口芯片应能完成CPU与外设之间的通信挂钩任务。（3）输入/输出功能：接口芯片应能确定是CPU输出数据和控制信息，还是外设输入数据和状态信息。（4）数据转换功能：接口芯片应能完成CPU和外设间不同数据格式的转换，如并/串转换、串／并转换、A/D转换、D/A转换等等。（5）错误检测功能：在某些情况下，需要接口芯片能检测数据传送时引入的错误，包括传输错误、覆盖错误等。（6）复位功能：接口芯片应能接收复位信号，以重新启动接口本身及所连接的外设。（7）可编程功能：一些接口芯片可以通过软件改变其内部控制字内容，这样用户在硬件设置好后仍可以改变系统的工作方式。信息交换功能芯片控制（命令）字的写入特点数据、状态、控制信息的交换特点数据、状态、控制信息的传送方向1）按用途分类通用接口芯片74LS373、74LS245、8282、82868255A、8251、8253专用接口芯片DMA接口芯片8237A中断接口芯片8259A2．接口芯片的分类2）按数据传输方式分类并行接口芯片将数据的各位同时在多根并行传输线上进行传输，适于短距离、高速通信D0D1D2D3D4D5D6D7目的D0D1D2D3D4D5D6D7源01010110串行接口芯片将数据的各位按时间顺序依次在一根传输线上传输，适于长距离、中低速通信RD目的TD源011010103）按控制方式分类不可编程控制芯片功能是由硬件接线决定，不能用软件来控制74LS373、74LS245、8282、8286注：芯片的功能不可改变可编程控制芯片功能：可用软件编程的方法改变，使接口具有更大的灵活性和通用性8255A、8253、8259A、8237A注：芯片的功能可改变3.可编程通用接口芯片的开发应用1）了解芯片的基本性能（功能）和内部结构；2）掌握芯片的外部连接特性，以进行硬件设计。一般将引脚分为面向CPU和面向外设的两部分。应该注意端口地址的确定方法（面向CPU一边），以便进行程控；3）掌握芯片各控制字的含义和设置方法，能根据系统设计要求确定各控制字值；4）CPU在初始化程序中按要求发送各控制字到相应端口（寄存器）以确定芯片的工作方式和状态；5）CPU在工作过程中可以通过读状态端口检查接口芯片的工作状态，并可重新设置和发送某些控制字值，以改变芯片的工作方式。8255A是Intel公司生产的一种可编程并行输入/输出接口芯片。它的通用性强，可以方便地和微机连接，用来扩展输入/输出口。8255A有3个8位并行端口，根据不同的初始化编程，可以分别定义为输入或输出方式，以完成CPU与外设的数据传送。§8.2可编程并行接口芯片8255A图8255A引脚8255A采用40脚双列直插式封装，引脚如图所示。下面分别介绍各个引脚的功能。8.1.28255A的结构和引脚功能D0~D7：双向三态数据总线。RESET：复位信号，输入。当RESET端得到高电平后，8255A复位。复位状态是控制寄存器被清零，所有端口（A、B、C口）被置为输入方式。CS：片选信号，输入。当CS为低电平时，该芯片被选中。RD：读信号，输入。当RD为低电平时，允许CPU从8255A读取数据或状态信息。WR：写信号，输入。当WR为低电平时，允许CPU将控制字或数据写入8255A。A1、A0：端口选择信号，输入。8255A中有端口A、B、C，还有一个控制寄存器，共4个端口，根据从A1、A0输入的地址信号来寻址，如下表所示。A1、A0与信号一起，用来确定8255A的操作状态，如表所示。PA0~PA7：A口数据线，双向。PB0~PB7：B口数据线，双向。PC0~PC7：C口数据线，双向。当8255A工作于方式0时，PC0~PC7分成两组并行I/O数据线，每组4位。当8255A工作于方式1或方式2时，PC0~PC7为A口、B口提供联络和中断信号，这时每根线的功能有新的定义。8255APA3PA2PA1PA0RDCSGNDA1A0PC7PC6PC5PC4PC3PC2PC1PC0PB0PB1PB2PA4PA5PA6PA7WRRESETD0D1D2D3D4D5D6D7VccPB7PB6PB5PB4PB3与外设连接的引脚PA7～PA0、PB7～PB0和PC7～PC0与CPU连接的引脚数据引脚：D7～D0复位输入：RESET片选信号：CS端口选择的地址信号：A1和A0读信号：RD写信号：WR8255A的内部结构如图所示。它由并行I/O端口、控制电路、数据总线缓冲器和读/写控制逻辑等几个部分组成。（1）并行I/O端口A、B、C8255A的内部结构数据总线缓冲器读/写逻辑控制端口A（8bit）端口C上半部（4bit）端口C下半部（4bit）端口B（8bit）A组控制B组控制RDWRCSA0A1RESETD7~D0PA7~PA0PC7~PC4PC3~PC0PB7~PB0CPU接口内部逻辑外设接口图8255A内部结构图A、B、C口都是8位的，可以选择作为输入或输出，但在结构和功能上有所不同。A口含有一个8位数据输出锁存/缓冲器和一个8位数据输入锁存器。B口含有一个8位数据输出锁存/缓冲器和一个8位的数据输入缓冲器（不锁存）。C口含有一个8位数据输出锁存/缓冲器和一个8位数据输入缓冲器（不锁存）。当数据传送不需要联络信号时，这三个端口都可以用作输入或输出口。当A口、B口工作在需要联络信号输入、输出方式时，C口可以分别为A口和B口提供状态和控制信息。（2）A组和B组控制电路8255A的三个端口在使用时分为A、B组。A组包括A口8位和C口的高4位，B组包括B口8位和C口的低4位。两组的控制电路中有控制寄存器，根据写入的控制字决定两组的工作方式，也可以对C口的每一位置“1”或清“0”。数据总线缓冲器读/写逻辑控制端口A（8bit）端口C上半部（4bit）端口C下半部（4bit）端口B（8bit）A组控制B组控制RDWRCSA0A1RESETD7~D0PA7~PA0PC7~PC4PC3~PC0PB7~PB0CPU接口内部逻辑外设接口图8255A内部结构图（3）数据总线缓冲器数据总线缓冲器是三态双向8位缓冲器，是8255A与CPU数据总线的接口。数据的输入/输出、控制字和状态信息的传送，都是通过这个缓冲器进行的。由于8255A的数据总线是三态的，所以D0~D7可以直接与CPU的数据总线相连。（4）读/写控制逻辑8255A的读/写控制逻辑的作用是从CPU的地址和控制总线上接收有关信号，转变成各种控制命令送到数据缓冲器以及A组、B组控制电路，从而管理三个端口、控制寄存器和数据总线之间的传送操作。8255A的内部结构外设resetD7~D0A9~A2A1A0IORIOW片选译码总线数据缓冲器读写控制片内译码CSRESETA1A0RDWRPC7~PC0PB7~PB0PA7~PA0控制口D端口A端口C端口B+5VGNDD7~D08255A1．外设接口：包括A、B、C三个数据端口（通道）。其中A口带输出锁存/缓冲和输入锁存，B口带输出锁存/缓冲和输入缓冲，C口带输出锁存/缓冲和输入缓冲。2．内部逻辑：包括A组控制电路（控制A口和C口上半部）和B组控制电路（控制B口和C口下半部），由CPU程控。3．CPU接口：包括三态双向数据总线缓冲器和读/写控制逻辑。对CPU来说，8255A内部包括4个端口，即3个数据端口A口、B口、C口，和1个控制端口。每个端口8位，通过编程设定其为输入口或输出口可用来和外设传送信息resetD7~D0A9~A2A1A0IORIOW片选译码数据缓冲器读写控制片内译码CSRESETA1A0RDWRPC7~PC0PB7~PB0PA7~PA0控制口D端口A端口C端口B+5VGNDD7~D0外设8255A总线1.数据端口A、B、C有3种工作方式(方式0、方式1、方式2)对外8根引脚PA7~PA0端口AresetD7~D0A9~A2A1A0IORIOW片选译码数据缓冲器读写控制片内译码CSRESETA1A0RDWRPC7~PC0PB7~PB0PA7~PA0控制口D端口A端口C端口B+5VGNDD7~D0外设8255A总线有2种工作方式：方式0、方式1对外8根引脚PB7~PB0resetD7~D0A9~A2A1A0IORIOW片选译码数据缓冲器读写控制片内译码CSRESETA1A0RDWRPC7~PC0PB7~PB0PA7~PA0控制口D端口A端口C端口B+5VGNDD7~D0外设8255A总线端口B当端口A在方式1或方式2、端口B在方式1时，端口C的某些位用于传送联络信号，如查询传送的应答信号、中断传送的中断申请信号等；★C口未被用作联络信号的其它位可工作在方式0。端口