微机原理与接口技术第四版第五章

第五章存储器通过本章的学习，应当掌握以下内容：•存储器的分类及特点•典型存储器引脚功能•存储器与CPU的连接与译码方法•存储器的扩展§5.1存储器概述一、存储器的分类1、按存储器用途分类⑴内部存储器又称主存。位于计算机的内部，用来存放当前正在使用的或经常要使用的程序和数据。CPU使用系统地址总线访问内存，程序只有放入内存，才能被CPU执行。内存存取速度快。容量大小受到地址总线位数的限制如：20条地址总线可寻址内存空间为1M。⑵外部存储器又称辅存。外存的特点是大容量，所存贮的信息既可修改，也可保存，CPU使用I/O端口访问外存，存取速度较慢。常见的外存有硬盘、软盘及光盘(CD－ROM)等。2、将内存按存储器性质分类⑴RAM随机存储器数据能被随机的写入或读出。掉电后，信息全部丢失。①SRAM(静态)：速度快，集成度低，功耗大，用于高速缓冲存储器②DRAM(动态)：内容在10-3或10-6秒后消失，因此必须在内容消失之前进行周期性刷新。集成度高，成本低，耗电少，但需刷新电路，运行速度慢，用于组成PC机的标准存储器。⑵ROM只读存储器数据只能读出，不能写入，掉电数据不丢失。①掩膜型ROM：信息由厂家写入，用户不能做任何修改②PROM可编程ROM：数据写入后，内容不能再变。③EPROM可擦除、可编程ROM：通过紫外光照擦除原有数据，以便重新写入新数据。④E2PROM电可擦除可编程ROM：利用电压来擦除芯片内容，以便重新写入新数据。速度慢容量大“金字塔”形存储系统层次结构速度快容量小CPU寄存器高速缓存主存储器辅助存储器内部存储器外部存储器SRAMDRAM、ROM二、存储器的主要技术指标1、存储器的容量两种表示方法用字节表示容量如：1KB、128B用“字数位数”表示容量存储器芯片容量=存储单元数(字)每单元的数据位数(位)如：2114的存储容量为1k×4bit；6116和2716的存储容量为2k×8bit；6264和2764的存储容量为8k×8bit。2、存取时间启动一次存储器操作到完成该操作所需的时间。存取时间越短，速度越快3、功耗4、可靠性衡量存储器抗干扰能力，以平均故障时间来衡量5、性能价格比衡量经济性能好坏的综合指标三、存储器特性1、存储器有两种基本操作—读和写。2、所有的存储芯片都设有地址引脚、数据引脚、读/写控制脚及片选脚。§5.2随机存储器RAM一、静态RAM(SRAM)SRAM主要由存储体和外围电路构成1、存储体一个容量为M×N（如1K×8bit）的存储器则包含M个存储单元，每单元包含N个基本存储电路（一个基本存储电路能存储1位二进制数），构成存储矩阵。2、外围电路⑴地址译码器功能：寻址存储单元⑵I/O缓冲器功能：数据传送⑶控制电路功能：控制芯片工作与否和数据流向3、RAM的基本组成框图存储体I/O缓冲译码A0A1AP－1……………D0D1DN－1RDWRCS控制电路4、静态存储器芯片2114介绍⑴2114的芯片引脚2114为1K×4的SRAM芯片，共18根引脚包括：A0~A9D0~D3108WECSVCCGND2892114①A9～A0(addressinputs)：地址线，可寻址1K的存储空间。②D3～D0(databus)：数据线，双向，三态。③WE(writeenable)：写信号低电平时，数据输入存储器，高电平时，数据输出存储器。④CS(chipselect)：片选信号输入，读/写方式时为低电平。⑵Intel2114的工作方式Intel2114的工作方式由WE,CS共同作用决定。①写入：当CS和WE为低电平时，数据输入缓冲器打开，数据由数据线D3～D0写入被选中的存储单元。②读出：当CS为低电平，WE为高电平时，数据输出缓冲器选通，被选中单元的数据送到数据线D3～D0上。③保持：当CS为高电平，芯片未被选中，处于保持状态，数据线呈现高阻状态。工作方式CSWED0~D3写入00输入读出01输出保持1×高阻⑶关于芯片数据、地址引脚的推论为了便于存放和取出数据，每个存储单元必须有一个固定地址。特殊的，对SRAM和ROM芯片：通过连入芯片的地址线的组合选择存储单元，n根地址线可寻址2n个存储单元。根据其单元数可推出该芯片地址线的根数。而每个存储单元数据为并行传送，因此通过每单元的数据位数可以推出该芯片数据线的根数2114的存储容量为1k×4：地址线10根、数据线4根6264的存储容量为8k×8：地址线13根、数据线8根5、静态存储器芯片6264芯片介绍6264为8k×8的SRAM芯片，共28根引脚包括：A0~A12D0~D722272620OEWECS2CS1VCCGNDNC281416264①A12～A0(addressinputs)：地址线，可寻址8K的存储空间。②D7～D0(databus)：数据线，双向，三态。③OE(outputenable)：读出允许信号，输入，低电平有效。④WE(writeenable)：写入允许信号，输入，低电平有效。⑤CS1(chipenable)：片选信号1，输入，读/写方式时为低电平。CS2：片选信号2，输入，在读/写方式时为高电平。Intel6264的工作方式Intel6264的工作方式由WE,OE,CS1,CS2的共同作用决定。①写入：当CS1和WE为低电平，且OE和CS2为高电平时，数据输入缓冲器打开，数据由数据线D7～D0写入被选中的存储单元。②读出：当CS1和OE为低电平，且WE和CS2为高电平时，数据输出缓冲器选通，被选中单元的数据送到数据线D7～D0上。③保持：当CS1为高电平，CS2为任意时，芯片未被选中，处于保持状态，数据线呈现高阻状态。工作方式CS1CS2WEOED0~D7读出0110输出保持1×××高阻写入0101输入二、动态RAM(DRAM)动态RAM也是由许多“基本存储电路”按行、列形式构成的二维存储矩阵组成的。1、特点⑴刷新动态RAM依靠电容存储电荷来决定存放信息是“1”或“0”。电容会由于缓慢放电而丢失信息，必须定时对电容充电，也称作刷新⑵地址分时两次输入为了提高集成度，减少引脚封装数，DRAM将地址信息分成行地址和列地址分时输入同组引脚，即：对存储器进行访问时，先由行地址选通信号RAS把行地址送入内部设置的行地址锁存器，再由列地址选通信号CAS把列地址送入地址锁存器。2、动态存储器芯片2164介绍⑴2164DRAM芯片及引脚功能Intel2164是64K×1的DRAM芯片，共16根引脚引脚功能A0~A7地址输入WE读/写控制线RAS行选通信号CAS列选通信号DIN数据输入DOUT数据输出VCC电源GND地DINDOUTDOUT输出缓冲器A0A1A2A3A4A5A6A7128×128存储矩阵128读出放大器1/2(1/128列译码器)128读出放大器128×128存储矩阵1/128行译码器1/128行译码器128×128存储矩阵128读出放大器1/2(1/128列译码器)128读出放大器128×128存储矩阵8位地址锁存器1/4I/O门行时钟缓冲器列时钟缓冲器写允许时钟缓冲器数据输入缓冲器RASCASWEDIN2164A内部结构示意图⑵2164DRAM芯片的内部结构Intel2164内部有4个128×128基本存储单元矩阵，每个矩阵都有一个7位的行地址和7位的列地址。访问存储器端口时，先RAS把行地址送入行地址锁存器，再由CAS把列地址送入地址锁存器。1、通过最高位的行地址和列地址选择存储矩阵2、通过行地址译码选择128行中的某一行3、通过列地址的译码选择128列中的某一列§5.3只读存储器ROM一、掩膜ROM(ReadOnlyMemory)二、PROM(可编程的ROM)三、EPROM(紫外光可擦除、可编程ROM)四、E2PROM(电压可擦除、可编程ROM)典型可编程只读存储器芯片介绍1、EPROM2716常用EPROM芯片中容量最小：2k×8，24条引脚①A10～A0：地址线，可寻址2K的存储空间。②D7～D0：数据线，双向，三态。③CS：片选信号，输入，低电平时芯片工作。④PD/PGM：待机/编程控制信号⑤VPP：编程电源端⑥VCC、GND：电源、地线A0~A10D0~D7212018VPPCSPD/PGMVCCGND24122716Intel2716的六种工作方式方式CSPD/PGMVppD0~D7读出00+5V输出未选中1×+5V高阻待机×1+5V高阻编程输入1宽52ms正脉冲+25V输入编程检验00+25V输出编程禁止10+25V高阻2、E2PROM2816芯片容量：2k×8，24条引脚①A10～A0：地址线，可寻址2K的存储空间。②D7～D0：数据线，双向，三态③CE：片选信号，输入，低电平时芯片工作。④OE：数据输出端⑤WE：写允许，低电平有效⑥VPP：编程电源端⑦VCC、GND：电源、地线A0~A10D0~D721182120VPPCEWEOEVCCGND24122816Intel2816的六种工作方式方式CEWEOEVppD0~D7读出010+4~+6V输出待机1××+4~+6V高阻字节擦除0×1+21V输入全1字节写入001+21V输入整片擦除0×+9~+15V+21V输入全1擦写禁止11×+4~+22V高阻§5.4CPU与存储器的连接一、CPU和存储器信号线连接的要求1、数据线的连接系统数据线与存储器数据引脚相连接2、控制线的连接系统控制线的读写控制需要与存储器芯片的控制引脚连接3、地址线的连接CPU发出的地址信号有两种选择①高位地址线参与地址译码，用来选择CPU所要访问的存储器芯片，使片选端CS有效，即片选②低位地址线不参与译码，直接与存储器芯片的地址引脚相连，可以在选中的芯片中选择某一存储单元，即字选二、存储器的地址译码方式1、线性选择法直接用CPU地址总线中的某一高位线作为存储器芯片的片选信号；低位地址线直接连接存储器进行字选。该方法连接简单，片选信号不需要复杂的逻辑电路。1#A12~A0A15A14A12~A0分析该图所示静态存储器芯片1#、2#的存储容量和地址范围D7~D0CS2#A12~A0D7~D0CSA15A14A13A12A11A10D0~D3A0~A98085CPUD4~D7M/IOWECSWE2114(1)CSWE2114(1)CSWE2114(2)CSWE2114(3)CSWE2114(4)A0~A9A0~A9A0~A9A0~A9A0~A9CSWE2114(2)A0~A9CSWE2114(3)A0~A9CSWE2114(4)A0~A9D0~D3D0~D3D0~D3D0~D3D0~D3D0~D3D0~D3&分析该图所示4组静态存储器芯片的存储容量和地址范围D0~D3A15A14A13A12A11A10有效芯片组地址范围××11101#3800H~3BFFH××11012#3400H~37FFH××10113#2C00H~2FFFH××01114#1C00H~1FFFH线选法的缺点：1、采用线选法时，会出现地址的不连续性2、若高位地址线未全部用完，但又未对其实施控制时，会出现地址的多义性。3、另外，即使所有高位地址线参与线选，其寻址空间也十分有限，限制了存储器系统的扩展2、部分地址译码方式把高位地址信号的一部分作为片选译码信号实现片选，低位地址信号线与存储器连接实现字选74LS138中,G1、G2A、G2B为3个控制端,只有当G1为“1”且G2A、G2B均为“0”时,译码器才能进行译码输出;否则,译码器的8个输出端全为高阻状态。使用译码器协助存储器译码：3-8译码器——74LS138输入控制端输入代码输出G1G2AG2BCBAY7Y6Y5Y4Y3Y2Y1Y010000011111110100001111111011000101111101110001111110111100100111011111001011101111110011010111111100111011111110×××××11111111×1××××11111111××1×××111111113-8译码器74LS13