第4章习题解答

第4章习题解答第1讲（P150）4.3、4.6、4.7、4.12第2讲（P150）4.11、4.13、4.14、4.15第3讲（P150）4.17、4.18、4.22、4.24、4.41、4.42第4讲（P151）4.25、4.28、4.32第5讲（P152）4.39作业1补充题1：若某系统采用页式虚拟存储管理，页表放在主存中，如果一次内存访问使用50ns，访问一次主存需要多少时间？如果增加TLB，忽略查找TLB表项占用的时间，并且75%的页表访问命中TLB，内存的有效访问时间是多少？补充题2：主存容量为4MB，虚存容量为1GB，则虚地址和物理地址各为多少位？如果页面大小为4KB，则页表长度是多少？作业23.存储器的层次结构主要体现在哪？为什么要分这些层次？计算机如何管理这些层次？缓存-主存，主存-辅存这两个层次；缓存-主存解决速度问题；主存-辅存解决容量问题；主存与CACHE之间的信息流动由硬件自动完成；主存与辅存层次的调度目前广泛采用虚拟存储技术实现，即将主存与辅存的一部分通过软硬结合的技术组成虚拟存储器，程序员可使用比主存实际物理地址空间大得多的虚拟地址空间编程，当程序运行时，再由软、硬件自动配合完成虚拟地址空间与主存实际物理空间的转换。这两个层次上的调度或转换操作对于程序员来说是透明的。6.某机字长为32位，存储容量是64KB，按字编址它的寻址范围是多少？若主存以字节编址，试画出主存字地址和字节地址的分配情况。字长32位32/8=4B4字节容量为64KB时按字节编址，其寻址范围就是64K；按字编址，其寻址范围为：64KB/4B=16K00123445678891011……………4×(16K-1)4×16K-44×16K-34×16K-24×16K-1字节地址字地址7.一个容量为16K×32位的存储器，其地址线和数据线的总和是多少？当选用下列不同规格的存储芯片时，各需要多少片？1K×4位，2K×8位，4K×4位，16K×1位，4K×8位，8K×8位。地址线16K=21414根数据线32位32根总和14+32=46根选择不同的芯片时，各需要的片数为：1K×4：（16K×32）/（1K×4）=16×8=128片2K×8：（16K×32）/（2K×8）=8×4=32片4K×4位：32；16K×1：32片；4K×8：16片；8K×8：=8片11.一个8K×8位的动态RAM芯片，其内部结构排列成256×256形式，存取周期为0.1μs。试问采用集中刷新、分散刷新和异步刷新三种方式的刷新间隔各为多少？采用集中刷新方式刷新间隔为:2ms，其中刷新死时间为：256×0.1μs=25.6μs；采用分散刷新方式刷新间隔为：256×（0.1μs+0.1μs）=51.2μs，无死时间；采用异步刷新方式刷新间隔为:2ms，死时间0.1μs；12.画出用1024×4位的存储芯片组成一个容量为64K×8位的存储器逻辑框图。要求将64K分成4个页面，每个页面分16组，指出共需多少片存储芯片。总片数=(64K×8位)/(1K×4位)=64×2=128确定各级的容量：页面容量=总容量/页面数=64K×8/4=16K×8位组容量=页面容量/组数=16K×8位/16=1K×8位组内片数=组容量/片容量=1K×8位/1K×4位=213.设有一个64K×8位的RAM芯片，试问该芯片共有多少个基本单元电路？欲设计一种具有上述同样多存储基元的芯片，要求对芯片字长的选择应满足地址线和数据线的总和为最小，试确定这种芯片的地址线和数据线，并说明有几种解答。存储基元总数=64K×8位=512K位=219位；设地址线根数为a，数据线根数为b，片容量为：2a×b=219；b=19﹣a；若a=19，b=1，总和19+1=20；a=18，b=2，总和18+2=20；a=17，b=4，总和17+4=21；14.某8位微型机地址码为18位，若使用4K×4位的RAM芯片组成模块板结构的存储器，试问：（1）该机所允许的最大主存空间是多少？（2）若每个模块板为32K×8位，共需几个模块板？（3）每个模块板内共有几片RAM芯片？（4）共有多少片RAM？（5）CPU如何选择各模块板？最大主存空间是：218×8位=256K×8位=256KB模块板总数=256K×8/32K×8=8块板内片数=32K×8位/4K×4位=8×2=16片总片数=16片×8=128片CPU通过最高3位地址译码输出选择模板，次高3位地址译码输出选择芯片,低12位为片内地址。15.设CPU共有16根地址线，8根数据线，并用（低电平有效）作访存控制信号，作读写命令信号（高电平为读，低电平为写）。现有下列存储芯片：ROM（2K×8位，4K×4位，8K×8位），RAM（1K×4位，2K×8位，4K×8位），及74138译码器和其他门电路（门电路自定）。从上述规格中选用合适芯片，画出CPU和存储芯片的连接图。要求：（1）最小4K地址为系统程序区，4096~16383地址范围为用户程序区；（2）指出选用的存储芯片类型及数量；（3）详细画出片选逻辑。地址空间分配系统程序区（ROM共4KB）：0000H-0FFFH用户程序区（RAM共12KB）：1000H-3FFFH确定芯片的数量及类型ROM：选择4K×4位芯片2片，位并联RAM：选择4K×8位芯片3片，字串联RAM1地址范围为:1000H-1FFFHRAM2地址范围为:2000H-2FFFHRAM3地址范围为:3000H-3FFFH分配地址线A0~A11对应片内地址A12~A14片选信号A15对应G2A，G2BROM1RAM1RAM2RAM374138ROM20Y1Y2Y3Y7YA2GB2G1GABCPROG/PDOECSCSCSOE..............................CPUD0D3D4D7R/WA11A0A15A14A13A12MREQ.........PROG/PD17.写出1100、1101、1110、1111对应的汉明码,前两位按偶校验，后两位奇校验。有效信息均为n=4位，假设有效信息用b4b3b2b1表示校验位位数k=3位，（2k=n+k+1），为c1、c2、c4汉明码共4+3=7位，即：c1c2b4c4b3b2b1偶校验c1=3⊕5⊕7=b4⊕b3⊕b1c2=3⊕6⊕7=b4⊕b2⊕b1c4=5⊕6⊕7=b3⊕b2⊕b1当有效信息为1100时，c1c2c4=011,汉明码为0111100。当有效信息为1101时，c1c2c4=100,汉明码为1010101。奇校验c1=3⊕5⊕7=b4⊕b3⊕b1c2=3⊕6⊕7=b4⊕b2⊕b1c4=5⊕6⊕7=b3⊕b2⊕b1当有效信息为1110时，c1c2c4=111,汉明码为1111110。当有效信息为1111时，c1c2c4=000,汉明码为0010111。18.已知收到的汉明码（按配偶原则配置）为1100100、1100111、1100000、1100001，检查上述代码是否出错？第几位出错？汉明码格式为：c1c2b4c4b3b2b1P1=1⊕3⊕5⊕7=c1⊕b4⊕b3⊕b1P2=2⊕3⊕6⊕7=c2⊕b4⊕b2⊕b1P4=4⊕5⊕6⊕7=c4⊕b3⊕b2⊕b1如果收到的汉明码为1100100p1p2p4=011，第6位（b2）出错，有效信息为：0110如果收到的汉明码为1100111p1p2p4=111，第7位（b1）出错，有效信息为：0110如果收到的汉明码为1100000p1p2p4=110，第3位（b4）出错，有效信息为：1000如果收到的汉明码为1100001p1p2p4=001，第4位（c4）出错，数据没错，有效信息为：000122.某机字长16位，常规的存储空间为64K字，若想不改用其他高速的存储芯片，而使访存速度提高到8倍，可采取什么措施？画图说明。采取八体交叉存取技术。24.一个4体低位交叉的存储器，假设存取周期为T，CPU每隔1/4存取周期启动一个存储体，试问依次访问64个字需多少个存取周期？64/4+(4-1)/4=16.751+(64-1)/4=16.7525.什么是“程序访问的局部性”？存储系统中哪一级采用了程序访问的局部性原理？程序的局部性原理，即程序在一定的时间段内通常只访问较小的地址空间,包含两种局部性：时间：最近被访问过的程序和数据很可能再次被访问空间：CPU很可能访问最近被访问过的地址单元附近的地址单元。存储系统中Cache—主存层次采用了程序访问的局部性原理。28.设主存容量为256K字，Cache容量为2K字，块长为4.1）设计Cache地址格式，Cache中可装入多少块数据？2）在直接映射方式下，设计主存地址格式。3）在四路组相联方式下，设计主存地址格式。4）在全相联映射方式下，设计主存地址格式。5）若存储字长为32位，存储器按字节寻址，写出上述三种映射方式下主存的地址格式。按字寻址主存容量256K字=218字地址线18位Cache容量2K字=211字地址线11位块长为4主存块数256K/4=64K地址线16位Cache块数2K/4=512地址线9位Cache块数为512块，格式直接映射下主存地址格式Cache字块地址9字块内地址2主存字块标记7Cache字块地址9字块内地址2在四路组相联方式下组内块数为4地址线2位组数512/4=128地址线7位全相联主存字块标记9组地址7字块内地址2主存字块标记16字块内地址25）若存储字长为32位，存储器按字节寻址，写出上述三种映射方式下主存的地址格式。块容量4×32/8=16B地址4位直接映射下主存地址格式在四路组相联全相联主存字块标记7Cache字块地址9字块内地址4主存字块标记9组地址7字块内地址4主存字块标记16字块内地址439.某磁盘存储器转速3000转/分，共有4个记录盘面，每毫米5道，每道记录信息12288字节，最小磁道直径为230mm，共有275道，求：1）磁盘存储器的存储容量n×k×s=4×275×12288=13,516,800B2）最高位密度（最小磁道的位密度）和最低位密度。)(0.136230812288minmaxbpmdfDib)(92))5/275(2230(812288maxminbpmdfDib3）磁盘数据传输率。4）平均等待时间。)(400,61460300012288BpsVsDrstttwa01.05.03000602minmax41.设有效信息为110，试用生成多项式G(x)=11011将其编成循环冗余校验码。解：有效信息110=》M(x)=x2+x1由生成多项式11011=》G(x)=x4+x3+x+1得校验码位数k=5-1=4将有效信息左移4位后再被G(x)模2除，得M(x)·x4=1100000=x6+x5M(x)x4/G(x)=1100000/11011=所以M(x)·X4+R(x)=1100000+1100=1101100为CRC码100+1100/1101142.有一个(7,4)码，生成多项式G(x)=x3+x+1,写出代码1001的循环冗余校验码。解：有效信息1001=》M(x)=x3+1由生成多项式G(x)=x3+x+1得校验码位数k=4-1=3将有效信息左移3位后再被G(x)模2除，得M(x)·x3=1001000=x6+x3M(x)x3/G(x)=1001000/1011=所以M(x)·X3+R(x)=1001000+110=1001110为CRC码1010+110/1011补充题1：若某系统采用页式虚拟存储管理，页表放在主存中，如果一次内存访问使用50ns，访问一次主存需要多少时间？如果增加TLB，忽略查找TLB表项占用的时间，并且75%的页表访问命中TLB，内存的有效访问时间是多少？解